特許
J-GLOBAL ID：200903031527932961
レベルシフト回路
発明者：
出願人/特許権者：
代理人 (1件)：
田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-112492
公開番号（公開出願番号）：特開2003-309463
出願日： 2002年04月15日
公開日（公表日）： 2003年10月31日
要約：
【要約】【課題】 変換可能な電位差が大きく、遅延時間が短く、貫通電流が少ないレベルシフト回路を得る。【解決手段】 放電手段を、ゲートが所定の電圧にバイアスされた高電圧対応N型トランジスタMN0101,MN0102と、低電圧対応N型トランジスタMN0103_L,MN0104_Lとで構成され、所定の電圧を、高電圧対応N型トランジスタMN0101,MN0102のしきい値電圧と低電圧対応N型トランジスタMN0103_L,MN0104_Lの耐圧との中間の電圧に設定されるようにしたものである。
請求項（抜粋）：
第1の電圧源を電源とする相補入力信号によって第1および第2のノードの放電を実行する放電手段と、上記第2のノードの論理レベルによって上記第1のノードの充電を実行し、上記第1のノードの論理レベルによって上記第2のノードの充電を実行する充電手段とを備えたレベルシフト回路において、上記放電手段は、ゲートが所定の電圧にバイアスされ、ドレインが上記第1および第2のノードに各々接続された第1および第2の高電圧対応N型トランジスタと、ドレインが上記第1および第2の高電圧対応N型トランジスタのソースに各々接続され、ゲートが上記相補入力信号に各々接続され、ソースが接地された第1および第2の低電圧対応N型トランジスタとで構成され、上記充電手段は、ドレインが上記第1のノードに接続され、ゲートが上記第2のノードに接続され、ソースが上記第2の電圧源に接続された第1の高電圧対応P型トランジスタと、ドレインが上記第2のノードに接続され、ゲートが上記第1のノードに接続され、ソースが上記第2の電圧源に接続された第1の高電圧対応P型トランジスタとで構成され、上記所定の電圧は、上記第1および第2の高電圧対応N型トランジスタのしきい値電圧と上記第1および第2の低電圧対応N型トランジスタの耐圧との中間の電圧に設定されていることを特徴とするレベルシフト回路。
Fターム (15件)：
5J056AA11
, 5J056AA32
, 5J056BB01
, 5J056BB17
, 5J056BB19
, 5J056CC00
, 5J056CC14
, 5J056CC21
, 5J056DD13
, 5J056DD28
, 5J056DD51
, 5J056DD55
, 5J056FF08
, 5J056GG06
, 5J056KK01
