特許

J-GLOBAL ID：200903042190732665

スリープ・モード中の信号状態および漏れ電流の制御

発明者： アーサヌラー,ザヒド ,  フェデラー,ジェームズ ,  ロングウェル,マイケル
出願人/特許権者： インテル・コーポレーション
代理人 (2件)： 本城 雅則 ,  本城 吉子
公報種別：公表公報
出願番号（国際出願番号）：特願2003-515952
公開番号（公開出願番号）：特表2005-524251
出願日： 2002年07月11日
公開日（公表日）： 2005年08月11日
要約：

回路は、入力端子(56)、出力端子(70)、およびラッチ(50)を含む。入力端子(56)は入力信号を受信する。ラッチは値でプログラム可能である。ラッチ(50)は、スリープ・モードでない回路に応答して、また、スリープ・モードである回路に応答して、入力信号を出力端子(70)に伝達し、値の示す第2信号を出力端子(70)に提供する。

請求項（抜粋）：

入力信号を受信する入力端子と、 出力端子と、 値でプログラム可能なラッチであって、スリープ・モードでない回路に応答して、およびスリープ・モードである前記回路に応答して、前記入力信号を前記出力端子へ伝達し、前記値の示す別の信号を前記出力端子に提供する、ラッチと、 から構成されることを特徴とする回路。

IPC (3件)：

H03K3/037 ,  H03K17/22 ,  H03K19/0185

FI (3件)：

H03K3/037 Z ,  H03K17/22 E ,  H03K19/00 101E

Fターム (34件)：

5J043AA03 ,  5J043EE01 ,  5J043HH01 ,  5J043JJ10 ,  5J043KK02 ,  5J055AX13 ,  5J055BX41 ,  5J055CX27 ,  5J055DX22 ,  5J055DX56 ,  5J055DX72 ,  5J055DX83 ,  5J055EY21 ,  5J055EZ07 ,  5J055EZ20 ,  5J055EZ25 ,  5J055EZ31 ,  5J055FX18 ,  5J055FX37 ,  5J055GX01 ,  5J055GX02 ,  5J055GX03 ,  5J056AA11 ,  5J056BB17 ,  5J056CC00 ,  5J056CC01 ,  5J056CC21 ,  5J056DD13 ,  5J056DD29 ,  5J056EE06 ,  5J056FF07 ,  5J056FF08 ,  5J056GG09 ,  5J056KK00

引用特許：

審査官引用 (5件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平7-229538   出願人：セイコーエプソン株式会社
• レベルシフタ回路
  公報種別：公開公報   出願番号：特願平10-286507   出願人：エルジーセミコンカンパニーリミテッド
• レベルシフタ回路
  公報種別：公開公報   出願番号：特願平11-202383   出願人：松下電器産業株式会社
• 交差型電圧レベルシフト回路
  公報種別：公開公報   出願番号：特願平10-365696   出願人：シャープ株式会社, サーノフコーポレイション
• ラッチ回路及びフリップフロップ回路
  公報種別：公開公報   出願番号：特願平5-048218   出願人：株式会社東芝