半導体デバイス

発明者： ,
出願人/特許権者：
代理人 (1件)：青山葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-306290
公開番号（公開出願番号）：特開平9-181315
出願日： 1996年11月18日
公開日（公表日）： 1997年07月11日
要約：

【要約】【課題】少数キャリアの注入によって惹起する課題を上記チップの本体からの制御回路の静電分離を用いることで解決しようとする制御部を備えたIGBTを提供する。【解決手段】 P型シリコン基板に形成されている低濃度N+領域及びP+領域と、低濃度の第1領域と、上記第1領域から横方向に間隔がとられていて、Pウェル拡散層及び制御回路部拡散層を含んでいる第2領域と、上記第1領域上のIGBTを上記制御部拡散層に接続する接続手段と、上記第1領域と上記第2領域との間に配置された手段とを含んでいる半導体デバイス。

請求項（抜粋）：

共通の半導体チップに集積されている制御回路部及び絶縁ゲ-トバイポ-ラ-トランジスタを含んでいる半導体デバイスであって、P型シリコン基板と、上記P型シリコン基板に保持されていて、上記基板の上表面に形成されている低濃度N+領域、及び下表面に形成されたP+領域と、絶縁ゲ-トバイポ-ラトランジスタのベ-ス、ソ-ス及びチャンネル領域を定義する拡散層を含んでいる上記低濃度の第1領域と、上記第1領域から横方向に間隔がとられている低濃度領域の第2領域と、Pウェルに上記Pウェル拡散層、及び制御回路部拡散層を含んでいる上記第2領域と、上記第1領域上の上記絶縁ゲ-トバイポ-ラトランジスタを上記制御部拡散層に接続する接続手段と、上記第1領域で上記絶縁ゲ-トバイポ-ラトランジスタの動作させるためのホ-ル注入中に、上記P+層から上記Pウェル拡散層へのホ-ル注入を制限するように、上記第1領域と上記第2領域との間に配置された手段とを含んでいることを特徴とする半導体デバイス。

FI (3件)：

H01L 29/78 655 F , H01L 29/78 655 B , H01L 29/78 656 E

引用特許：

審査官引用 (7件)

特開昭64-045159
特開平2-000370
特開平1-191466

全件表示

前のページに戻る