特許
J-GLOBAL ID：200903031630995777
半導体装置の製造方法
発明者：
,
,
,
出願人/特許権者：
,
代理人 (2件)：
前田 実
, 山形 洋一
公報種別：公開公報
出願番号（国際出願番号）：特願2003-282869
公開番号（公開出願番号）：特開2005-051117
出願日： 2003年07月30日
公開日（公表日）： 2005年02月24日
要約：
【課題】 第1の基板の上に半導体薄膜を形成した後分離して第2の基板に転写して半導体装置を製造する方法において、薄膜片のハンドリングを容易にする。【解決手段】 第1の基板(11)上に、剥離層(13)、半導体薄膜層(20a)を形成し、その上に個別支持体(19)を形成し、個別支持体(19)をマスクとしてエッチングを行うことにより半導体薄膜層(20a)を貫通して、剥離層(13)に達する溝(23)を形成して半導体薄膜層(20a)を複数の半導体薄膜片(20)に分割することにより、各半導体薄膜片(20)とそれに固定された個別支持体(19)の組合せを複数個形成し、個別支持体(19)の各々が半導体薄膜片(20)に固定された状態で、半導体薄膜片(20)を第1の基板(11)から分離し、第2の基板(31)に貼付ける。【選択図】 図6
請求項（抜粋）：
半導体薄膜片を第1の基板上に形成した後、第2の基板上に転写する半導体装置の製造方法であって、
第1の基板上に剥離層を形成する工程と、
前記剥離層の上に、前記半導体薄膜片となる半導体薄膜層を形成する工程と、
前記半導体薄膜層の上に、支持体となる層を形成する工程と、
前記支持体となる層をパターニングして個別支持体を形成する工程と、
前記個別支持体をマスクとして前記半導体薄膜層のエッチングを行うことにより前記半導体薄膜層を貫通して、前記剥離層に達する溝を形成し、この溝により前記半導体薄膜層を複数の半導体薄膜片に分割し、各半導体薄膜片とそれに固定された個別支持体の組合せを複数個形成する工程と、
前記個別支持体の各々が前記半導体薄膜片に固定された状態で、前記半導体薄膜片を前記第1の基板から分離し、前記第2の基板に貼付ける工程と
を有する半導体装置の製造方法。
IPC (4件)：
H01L21/20
, H01L21/02
, H01L21/306
, H01L33/00
H01L21/20
, H01L21/02 B
, H01L33/00 A
, H01L21/306 C
5F041AA41
, 5F041AA42
, 5F041CA04
, 5F041CA33
, 5F041CA35
, 5F041CA36
, 5F041CA74
, 5F041CA75
, 5F041CA77
, 5F043AA20
, 5F043BB07
, 5F043BB10
, 5F043FF02
, 5F043GG01
, 5F052GC04
, 5F052JA07
, 5F052KA05
, 5F052KB09
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
