特許
J-GLOBAL ID：200903045373219761
半導体基板の製造方法および半導体基板
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2000-193381
公開番号（公開出願番号）：特開2002-015965
出願日： 2000年06月27日
公開日（公表日）： 2002年01月18日
要約：
【要約】【課題】AlxGa1-xAs層のエッチング時の自然酸化による影響で活性層の損傷、結晶の転移が発生せず、信頼性の高いものを製造すること。【解決手段】GaAs基板上に、GaAsバッファ層2、AlxGa1-xAs層3(0.9≦x≦1)、厚さ0.3μm以下のInyGa1-yAs層(0.05≦y≦0.6)を含むバッファ層9、III-V族化合物半導体から成る活性層と最上層としてIII-V族化合物半導体から成る接着層が形成された化合物半導体層4とをエピタキシャル成長させる工程と、GaAsバッファ層2、AlxGa1-xAs層3、バッファ層9および化合物半導体層4を所定パターンにエッチング除去する工程と、Si基板5の主面に接着層を直接接合法により接合させてGaAs基板を貼り合わせる工程と、GaAsバッファ層2とAlxGa1-xAs層3をエッチング除去してSi基板5とGaAs基板とを分離する工程とを具備した。
請求項（抜粋）：
Ge基板またはGaAs基板上に、GaAsバッファ層、AlxGa1-xAs層(0.9≦x≦1)、厚さ0.3μm以下のInyGa1-yAs層(0.05≦y≦0.6)を含むバッファ層、III-V族化合物半導体から成る活性層を含みかつ最上層としてIII-V族化合物半導体から成る接着層が形成された化合物半導体層をエピタキシャル成長法により順次積層させる工程と、前記GaAsバッファ層、前記AlxGa1-xAs層、前記InyGa1-yAs層を含むバッファ層および前記化合物半導体層を所定パターンとなるようにエッチング除去する工程と、Si基板の主面に前記接着層を直接接合法により接合させて前記GaAs基板を貼り合わせる工程と、前記GaAsバッファ層と前記AlxGa1-xAs層をエッチング除去することにより、前記Si基板と前記Ge基板またはGaAs基板とを分離する工程とを具備したことを特徴とする半導体基板の製造方法。
IPC (2件)：
FI (2件)：
H01L 21/02 B
, H01S 5/323
5F073CA07
, 5F073CB02
, 5F073CB04
, 5F073CB07
, 5F073DA06
, 5F073DA22
, 5F073EA28
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
