特許

J-GLOBAL ID：200903031822419117

半導体集積回路

発明者： 和田 佳樹 ,  近藤 晴房
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-200683
公開番号（公開出願番号）：特開2002-152033
出願日： 2001年07月02日
公開日（公表日）： 2002年05月24日
要約：

【要約】【課題】 相補信号を最適なタイミングで伝送することができる回路構成を有する半導体集積回路を提供する。【解決手段】 半導体集積回路は、信号INに対して配置されるインバータ30,50およびPMOSトランジスタ109と、信号INと実質的に相補な信号/INに対して配置されるインバータ40,60およびPMOSトランジスタ110とを含む。トランジスタ109,110により、信号線L1,L2の電位を駆動する。トランジスタ109,110およびインバータ50,60には、1.8V用トランジスタを使用し、インバータ30,40には、3.3V用トランジスタを使用する。

請求項（抜粋）：

第1信号を伝送する第1信号線と、前記第1信号と実質的に相補な第2信号を伝送する第2信号線と、前記第1信号線と前記第2信号線との間にクロスカップルされる第1および第2MOSトランジスタと、前記第1信号線の信号をゲートに受ける第3MOSトランジスタを含む第1論理ゲートと、前記第2信号線の信号をゲートに受ける第4MOSトランジスタを含む第2論理ゲートとを備える、半導体集積回路。

IPC (2件)：

H03K 19/0175 ,  H03K 19/0185

FI (2件)：

H03K 19/00 101 K ,  H03K 19/00 101 B

Fターム (14件)：

5J056AA00 ,  5J056AA01 ,  5J056AA33 ,  5J056AA39 ,  5J056BB02 ,  5J056BB16 ,  5J056BB49 ,  5J056BB51 ,  5J056CC21 ,  5J056DD29 ,  5J056EE11 ,  5J056FF08 ,  5J056GG09 ,  5J056HH01

引用特許：

審査官引用 (4件)

• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平3-285070   出願人：富士通株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平7-267521   出願人：セイコーエプソン株式会社
• 出力バッファ回路
  公報種別：公開公報   出願番号：特願2000-185320   出願人：エヌイーシーマイクロシステム株式会社
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平9-218646   出願人：三菱電機株式会社