特許
J-GLOBAL ID：200903031971494105

半導体集積回路の故障検査方法及びレイアウト方法

発明者：
吉田 貴輝

吉田 貴輝 について

, 
下田 玲祐

下田 玲祐 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (4件)： 板垣 孝夫 ,  森本 義弘 ,  笹原 敏司 ,  原田 洋平
公報種別：公開公報
出願番号（国際出願番号）：特願2005-135475
公開番号（公開出願番号）：特開2005-332389
出願日： 2005年05月09日
公開日（公表日）： 2005年12月02日
要約：
【課題】 半導体集積回路のチップ内におけるマスクパターンの物理的な情報、セルや機能ブロックの実績を考慮し、実際の故障に基づく高精度かつ高効率の故障検査やレイアウトを行なう事を可能として、初期不良などの故障の低減に寄与できるようにする。【解決手段】 チップ内におけるマスクパターンの物理的な情報、また、セルや機能ブロックの実績を考慮して、故障の起こりやすさの順番づけ1303及び故障の重みづけを行ない、実際の故障に基づく高精度かつ高効率の故障検査1306やレイアウトを行なう。【選択図】 図10
請求項（抜粋）：
半導体集積回路の故障を検査することによって、この半導体集積回路における故障の発生しやすい箇所に関する情報もしくは故障を低減するために対策すべき情報である故障リストを作成し、この故障リストを用いて前記半導体集積回路の故障検査を行なう故障検査方法であって、前記故障検査の際に、スキャン設計におけるスキャンライン上のフリップフロップのピンと、システムクロック、セット、リセット関連のピンと、信号不定状態を発生するトライステートセルのコントロールピンとのいずれかに関する故障を事前に故障リストから省き、残った故障リストを用いて半導体集積回路の故障検査を行なう半導体集積回路の故障検査方法。
IPC (3件)：
G06F17/50 ,  G01R31/28 ,  H01L21/82
FI (6件)：
G06F17/50 670D ,  G06F17/50 670G ,  G01R31/28 ,  H01L21/82 T ,  H01L21/82 D ,  H01L21/82 C
Fターム (22件)：
2G132AA01 ,  2G132AC03 ,  2G132AD06 ,  2G132AK04 ,  2G132AL11 ,  2G132AL12 ,  2G132AL35 ,  5B046AA08 ,  5B046BA04 ,  5B046BA09 ,  5B046JA05 ,  5F064BB04 ,  5F064BB05 ,  5F064BB07 ,  5F064BB26 ,  5F064EE02 ,  5F064EE03 ,  5F064EE15 ,  5F064EE19 ,  5F064HH06 ,  5F064HH09 ,  5F064HH10
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM