半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：前田弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-145874
公開番号（公開出願番号）：特開平8-339682
出願日： 1995年06月13日
公開日（公表日）： 1996年12月24日
要約：

【要約】【目的】非同期動作を行うRAM部とSAM部との間で、一方の動作に起因する電源電圧の変動が他方の動作に影響を及ぼすことを防止する。【構成】 RAM部11及びRAM制御回路13は、電源回路A ́から電源供給を受ける。SAM部12及びSAM制御回路14は、他の電源回路B ́から電源供給を受ける。電源回路A ́は、待機時用の降圧回路31と、動作時用の降圧回路32とを有する。電源回路B ́も同様に、待機時用の降圧回路36と、動作時用の降圧回路37とを有する。待機時用の降圧回路31、36は、外部電源VDDの立上り時から動作する。RAM系の動作時用の降圧回路32は、RAM系のコントロール信号/RAS、/CASの出力時に初めて動作する。SAM系の動作時用の降圧回路37は、SAM系のコントロール信号/SE及びクロック信号SCの出力時に初めて動作する。

請求項（抜粋）：

複数個の機能ブロックを備え、前記各機能ブロックは相互に非同期に動作可能である半導体記憶装置において、前記各機能ブロックに対応して機能ブロックの数に等しい個数の電源回路を備え、前記各電源回路は、外部電源に接続されると共に、対応する機能ブロックに設定電位の内部電圧を与えるものであることを特徴とする半導体記憶装置。

IPC (2件)：

G11C 11/401 , G11C 11/413

FI (2件)：

G11C 11/34 362 G , G11C 11/34 335 A

引用特許：

審査官引用 (8件)

特開昭62-121990
特開昭62-189695
半導体装置
公報種別：公開公報出願番号：特願平3-355245 出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社

全件表示

前のページに戻る