特許
J-GLOBAL ID:200903032439745635
半導体装置の実装構造及びこれに用いる半導体素子収納用パッケージ
発明者:
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平8-144474
公開番号(公開出願番号):特開平9-326449
出願日: 1996年06月06日
公開日(公表日): 1997年12月16日
要約:
【要約】【課題】半田から成る端子が破断してしまい、半導体素子収納用パッケージの内部に収容する半導体集積回路素子の各電極を長期間にわたり外部電気回路に電気的に正常に接続することができない。【解決手段】下面に多数の端子パッド4aが形成されている絶縁基体1と、蓋体2とから成る容器内部に半導体素子3が収容されている半導体装置Aを、上面に接続パッド7が形成された外部電気回路基板Bに、前記端子パッド4aと接続パッド7とを半田から成る端子6を介して接合することにより実装して成る半導体装置Aの実装構造であって、前記端子パッド4a及び接続パッド7が形成されている領域を取り囲む位置に、前記絶縁基体1と外部電気回路基板Bとを互いに固定する固定部材8が配設されている。
請求項(抜粋):
下面に多数の端子パッドが形成されている絶縁基体と、蓋体とから成る容器内部に半導体素子が収容されている半導体装置を、上面に接続パッドが形成された外部電気回路基板に、前記端子パッドと接続パッドとを半田から成る端子を介して接合することにより実装して成る半導体装置の実装構造であって、前記端子パッド及び接続パッドが形成されている領域を取り囲む位置に、前記絶縁基体と外部電気回路基板とを互いに固定する固定部材が配設されていることを特徴とする半導体装置の実装構造。
IPC (2件):
FI (2件):
H01L 23/12 L
, H01L 23/04 G
引用特許: