特許
J-GLOBAL ID：200903032451691249
半導体装置およびその製造方法ならびに積層構造体
発明者：
,
出願人/特許権者：
代理人 (1件)：
原 謙三
公報種別：公開公報
出願番号（国際出願番号）：特願2001-332627
公開番号（公開出願番号）：特開2003-133521
出願日： 2001年10月30日
公開日（公表日）： 2003年05月09日
要約：
【要約】【課題】 安価かつ容易に半導体素子の露出部分を保護することで、耐クラック性、遮光性を向上させることができるとともに、積層した半導体パッケージ間にクリアランスを確保できる半導体装置およびその製造方法ならびに積層構造体を提供する。【解決手段】 半導体パッケージ10は、基板11、半導体チップ12、Auワイヤ13、封止樹脂14、接続用端子15、サポートテープ16および接続用端子15の接続用ランド18を備えている。半導体パッケージ10における半導体チップ12が封止樹脂14により封止された封止面とは反対の面における半導体チップ12の露出部分がサポートテープ16により覆われている。
請求項（抜粋）：
基板と、 該基板に形成された開口部に搭載された半導体素子と、該半導体素子の一方の面を封止する封止樹脂と、接続用端子とを備え、上記半導体素子の他方の面側の一部には、製造工程において上記半導体素子を保持するために上記基板に貼り付けられた補助テープが残されていることを特徴とする半導体装置。
IPC (4件)：
H01L 25/10
, H01L 23/12 501
, H01L 25/11
, H01L 25/18
H01L 23/12 501 W
, H01L 25/14 Z
