特許
J-GLOBAL ID：200903060467329578
半導体パッケージ及びその製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
瀬谷 徹
公報種別：公開公報
出願番号（国際出願番号）：特願2000-123206
公開番号（公開出願番号）：特開2000-323616
出願日： 2000年04月24日
公開日（公表日）： 2000年11月24日
要約：
【要約】【課題】 半導体パッケージの厚さを超薄型化すると共に熱放出性能を向上させることができる半導体パッケージ及びその製造方法を提供する。【解決手段】 本発明の半導体パッケージは、第1面と第2面を有し、前記第1面には多数の入出力パッドが形成された半導体チップと、第1面と第2面を有する樹脂層と、多数のボンドフィンガーとボールランドとを有し前記樹脂層の第1面に形成された回路パターン層と、前記多数のボンドフィンガーとボールランドをオープニングさせ回路パターン層を被覆しているカバーコート層とで構成され、中央には貫通孔が形成されており、この貫通孔には前記半導体チップが配置される回路基板と、前記半導体チップの入出力パッドと前記回路基板のボンドフィンガーとを電気的に接続させる電気的接続手段と、前記半導体チップ、接続手段及び回路基板の一部を覆い被せている封止材と、前記回路基板のボールランドに融着された多数の導電性ボールとで構成される。
請求項（抜粋）：
第1面と第2面を有し、前記第1面には多数の入出力パッドが形成された半導体チップと、第1面と第2面を有する樹脂層と、多数のボンドフィンガーとボールランドとを有し前記樹脂層の第1面に形成された回路パターン層と、前記多数のボンドフィンガーとボールランドをオープニングさせ回路パターン層を被覆しているカバーコート層とで構成され、中央には貫通孔が形成されており、この貫通孔には前記半導体チップが配置される回路基板と、前記半導体チップの入出力パッドと前記回路基板のボンドフィンガーとを電気的に接続させる電気的接続手段と、前記半導体チップ、接続手段及び回路基板の一部を覆い被せている封止材と、前記回路基板のボールランドに融着された多数の導電性ボールとで構成されることを特徴とする半導体パッケージ。
IPC (3件)：
H01L 23/12
, H01L 21/56
, H01L 23/28
H01L 23/12 L
, H01L 21/56 T
, H01L 23/28 Z
出願人引用 (10件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
