特許
J-GLOBAL ID：200903032508856053
半導体回路及びその制御方法
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
小堀 益 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-158033
公開番号（公開出願番号）：特開平11-066845
出願日： 1998年06月05日
公開日（公表日）： 1999年03月09日
要約：
【要約】【課題】 半導体回路、特にDRAMとロジックを混載したLSIにおいて、DRAMのリフレッシュの回数を削減することで、低消費電力化と、リフレッシュとロジックのDRAMアクセスとの競合によるメモリアクセス時間増大が原因で起きる、ロジックの処理性能低下の抑制とを両立させる。【解決手段】 DRAMを有する半導体回路において、ロジック部33が使用するデータを記憶しているローのみをリフレッシュする。 また、任意の変数についての最初の書き込みから最後の読み出しまでの期間がオーバーラップまたは近接しているデータ同士をDRAM7の同一のローに割り当てて記憶させ、前記各ローを、前記各ローに記憶したデータが生存している期間だけリフレッシュする。
請求項（抜粋）：
DRAMを有する半導体回路の制御方法において、データを記憶するローの数が少なくなるように組み合わせたデータを前記DRAMの各ローに配置して、データを記憶した前記各ローに対してリフレッシュを行うことを特徴とする半導体回路の制御方法。
FI (2件)：
G11C 11/34 363 J
, G11C 11/34 363 L
出願人引用 (7件)
-
特開平4-362594
-
ダイナミック型半導体記憶装置
公報種別：公開公報
出願番号：特願平5-234768
出願人：株式会社東芝
-
特開昭60-182098
全件表示
審査官引用 (2件)
前のページに戻る
