特許
J-GLOBAL ID:200903032516882560
半導体デバイスの製造方法
発明者:
,
,
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
國分 孝悦
公報種別:公開公報
出願番号(国際出願番号):特願2007-190672
公開番号(公開出願番号):特開2009-032708
出願日: 2007年07月23日
公開日(公表日): 2009年02月12日
要約:
【課題】低誘電率材料からなる層間絶縁膜の特性を回復することにより、層間絶縁膜中に形成される配線の信号伝達速度の遅延特性やリーク電流特性を向上させる半導体素子の製造方法を提供する。【解決手段】半導体基板上に低誘電率材料からなる絶縁膜17を堆積し、RIEにより配線溝を形成する。この絶縁膜に真空中でUV照射を行い、エッチングにより生じたダメージ層を回復し、誘電率と屈折率を下げる。この溝に拡散防止膜19aとCuを埋め込み、配線とする。【選択図】図10
請求項(抜粋):
半導体基板上に第一の絶縁膜を堆積する工程と、
前記第一の絶縁膜の一部をエッチングする工程と、
次いで、前記第一の絶縁膜にUV照射を行う工程と、
を有することを特徴とする半導体デバイスの製造方法。
IPC (2件):
H01L 21/768
, H01L 23/522
FI (2件):
H01L21/90 J
, H01L21/90 A
Fターム (65件):
5F033HH11
, 5F033HH12
, 5F033HH17
, 5F033HH18
, 5F033HH19
, 5F033HH21
, 5F033HH25
, 5F033HH32
, 5F033HH33
, 5F033HH34
, 5F033JJ01
, 5F033JJ11
, 5F033JJ12
, 5F033JJ17
, 5F033JJ18
, 5F033JJ19
, 5F033JJ21
, 5F033JJ32
, 5F033JJ33
, 5F033JJ34
, 5F033KK01
, 5F033KK11
, 5F033KK12
, 5F033KK17
, 5F033KK18
, 5F033KK19
, 5F033KK21
, 5F033KK25
, 5F033KK32
, 5F033KK33
, 5F033KK34
, 5F033MM01
, 5F033MM02
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033PP15
, 5F033PP26
, 5F033QQ00
, 5F033QQ09
, 5F033QQ10
, 5F033QQ13
, 5F033QQ21
, 5F033QQ25
, 5F033QQ37
, 5F033QQ48
, 5F033QQ54
, 5F033QQ74
, 5F033RR01
, 5F033RR04
, 5F033RR06
, 5F033RR12
, 5F033RR14
, 5F033RR21
, 5F033RR29
, 5F033SS03
, 5F033SS11
, 5F033SS15
, 5F033SS22
, 5F033VV06
, 5F033XX00
, 5F033XX05
, 5F033XX24
, 5F033XX31
引用特許: