特許
J-GLOBAL ID：200903050020751773

半導体装置及びその製造方法

発明者：
吉 澤 隆 彦

吉 澤 隆 彦 について

, 
松 永 範 昭

松 永 範 昭 について

, 
中 村 直 文

中 村 直 文 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について

, 
東芝マイクロエレクトロニクス株式会社

東芝マイクロエレクトロニクス株式会社 について


代理人 (5件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
公報種別：公開公報
出願番号（国際出願番号）：特願2004-318375
公開番号（公開出願番号）：特開2006-128575
出願日： 2004年11月01日
公開日（公表日）： 2006年05月18日
要約：
【課題】 本発明は、低誘電率膜の疎水的性質を維持し、歩留まりを向上させることができる半導体装置及びその製造方法を提供することを目的とする。【解決手段】 半導体基板の上方に、炭素を含む層間絶縁膜50を形成するステップと、表面付近における炭素濃度が低下した層間絶縁膜50上に保護膜60を形成するステップと、保護膜60の表面から層間絶縁膜50の底面まで貫通するように、層間絶縁膜50及び保護膜60のうち所望の領域を選択的に除去することにより、溝80、100を形成するステップと、層間絶縁膜50と保護膜60との界面に、炭素を供給するステップと、溝80、100に導電性材料を埋め込むことにより、導電層を形成するステップとを備えることを特徴とする。【選択図】 図8
請求項（抜粋）：
半導体基板の上方に、炭素を含む層間絶縁膜を形成するステップと、 表面付近における炭素濃度が低下した前記層間絶縁膜上に保護膜を形成するステップと、 前記保護膜の表面から前記層間絶縁膜の底面まで貫通するように、前記層間絶縁膜及び前記保護膜のうち所望の領域を選択的に除去することにより、溝を形成するステップと、 前記層間絶縁膜と前記保護膜との界面に、炭素を供給するステップと、 前記溝に導電性材料を埋め込むことにより、導電層を形成するステップと を備えることを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/768 ,  H01L 23/522
FI (2件)：
H01L21/90 A ,  H01L21/90 V
Fターム (29件)：
5F033HH08 ,  5F033HH11 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ19 ,  5F033KK11 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ00 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ54 ,  5F033RR01 ,  5F033RR04 ,  5F033RR25 ,  5F033SS15 ,  5F033XX12 ,  5F033XX28 ,  5F033XX34
引用特許：
出願人引用 (1件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM