特許
J-GLOBAL ID:200903032549854553
半導体装置及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
前田 弘 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-164578
公開番号(公開出願番号):特開2000-353674
出願日: 1999年06月11日
公開日(公表日): 2000年12月19日
要約:
【要約】【課題】 積層メタルゲート電極を備えた半導体装置において、ゲート絶縁膜のリーク電流を抑制できるようにする。【解決手段】 半導体基板100上に、ゲート絶縁膜となるシリコン窒化酸化膜103を形成する。窒素ガスを含む雰囲気中において、タングステンからなる第1のターゲットを用いてスパッタリングを行なうことにより、シリコン窒化酸化膜103の表面部を窒化すると共に、シリコン窒化酸化膜103の上に、ゲート電極の下層部となるタングステン窒化膜104を堆積する。不活性ガスの雰囲気中において、タングステンからなる第2のターゲットを用いてスパッタリングを行なうことにより、タングステン窒化膜104の上に、ゲート電極の上層部となるタングステン膜105を堆積する。
請求項(抜粋):
半導体基板上にゲート絶縁膜となる絶縁膜を形成する工程と、窒素ガスを含む雰囲気中において、高融点金属からなる第1のターゲットを用いてスパッタリングを行なうことにより、前記絶縁膜の表面部を窒化すると共に、前記絶縁膜の上にゲート電極の下層部となる高融点金属窒化物膜を形成する工程と、不活性ガスの雰囲気中において、前記第1のターゲットと同一の高融点金属からなる第2のターゲットを用いてスパッタリングを行なうことにより、前記高融点金属窒化物膜の上に、前記ゲート電極の中層部又は上層部となる高融点金属膜を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
IPC (5件):
H01L 21/285 301
, H01L 21/285
, H01L 21/8234
, H01L 27/088
, H01L 29/78
FI (4件):
H01L 21/285 301 R
, H01L 21/285 301 S
, H01L 27/08 102 C
, H01L 29/78 301 G
Fターム (34件):
4M104AA01
, 4M104BB30
, 4M104BB31
, 4M104BB32
, 4M104BB33
, 4M104CC05
, 4M104DD03
, 4M104DD37
, 4M104DD42
, 4M104DD64
, 4M104DD65
, 4M104DD75
, 4M104EE03
, 4M104EE12
, 4M104EE14
, 4M104FF13
, 4M104GG09
, 4M104GG14
, 4M104HH20
, 5F040DA02
, 5F040DB01
, 5F040DC01
, 5F040EC01
, 5F040EC08
, 5F040EC12
, 5F040ED01
, 5F040ED05
, 5F048AA01
, 5F048AC01
, 5F048BB09
, 5F048BB11
, 5F048BB12
, 5F048BB13
, 5F048BG12
引用特許:
前のページに戻る