特許
J-GLOBAL ID：200903032568688273

半導体装置、その製造方法及び表示装置

発明者：
守口 正生

守口 正生 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (3件)： 安富 康男 ,  玉井 敬憲 ,  重平 和信
公報種別：公開公報
出願番号（国際出願番号）：特願2006-309312
公開番号（公開出願番号）：特開2008-124392
出願日： 2006年11月15日
公開日（公表日）： 2008年05月29日
要約：
【課題】オン特性、オフ特性及び信頼性に優れた半導体装置、その製造方法及び表示装置を提供する。【解決手段】絶縁基板上に、ゲート電極、ゲート絶縁層及び半導体層がこの順に積層された構造と、ソース/ドレイン電極がコンタクト層を介して半導体層に電気的に接続された構造とを有する半導体装置であって、上記半導体層は、コンタクト層側から順に、非晶質相及び結晶質相が混在する低結晶性半導体層と、低結晶性半導体層よりも大きな結晶化率を有する高結晶性半導体層とが積層された構造を有する半導体装置である。【選択図】図1
請求項（抜粋）：
絶縁基板上に、ゲート電極、ゲート絶縁層及び半導体層がこの順に積層された構造と、ソース/ドレイン電極がコンタクト層を介して半導体層に電気的に接続された構造とを有する半導体装置であって、 該半導体層は、コンタクト層側から順に、非晶質相及び結晶質相が混在する低結晶性半導体層と、低結晶性半導体層よりも大きな結晶化率を有する高結晶性半導体層とが積層された構造を有することを特徴とする半導体装置。
IPC (4件)：
H01L 29/786 ,  H01L 21/336 ,  H01L 21/205 ,  G02F 1/136
FI (4件)：
H01L29/78 618E ,  H01L29/78 618A ,  H01L21/205 ,  G02F1/1368
Fターム (75件)：
2H092JA26 ,  2H092JA47 ,  2H092KA04 ,  2H092KA05 ,  2H092KA24 ,  2H092MA05 ,  2H092MA08 ,  2H092MA18 ,  2H092MA27 ,  2H092MA28 ,  2H092NA18 ,  2H092NA22 ,  5F045AA08 ,  5F045AB02 ,  5F045AB03 ,  5F045AB04 ,  5F045AC01 ,  5F045BB16 ,  5F045CA15 ,  5F045DA53 ,  5F045DA61 ,  5F045EE12 ,  5F045EE17 ,  5F045EH11 ,  5F045EH13 ,  5F110AA05 ,  5F110AA14 ,  5F110BB02 ,  5F110BB04 ,  5F110CC01 ,  5F110CC05 ,  5F110CC07 ,  5F110DD02 ,  5F110EE01 ,  5F110EE04 ,  5F110EE15 ,  5F110EE23 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF30 ,  5F110GG02 ,  5F110GG14 ,  5F110GG15 ,  5F110GG16 ,  5F110GG19 ,  5F110GG25 ,  5F110GG35 ,  5F110GG44 ,  5F110GG45 ,  5F110GG46 ,  5F110HK03 ,  5F110HK04 ,  5F110HK09 ,  5F110HK15 ,  5F110HK16 ,  5F110HK21 ,  5F110HK22 ,  5F110HK25 ,  5F110HK33 ,  5F110HK35 ,  5F110HL03 ,  5F110HL04 ,  5F110HL07 ,  5F110HL12 ,  5F110HL23 ,  5F110NN03 ,  5F110NN16 ,  5F110NN23 ,  5F110NN24 ,  5F110NN35 ,  5F110QQ08 ,  5F110QQ09 ,  5F110QQ12 ,  5F110QQ19
引用特許：
出願人引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM