特許
J-GLOBAL ID：200903032582177087

半導体装置およびその製造方法

発明者：
楠見 嘉宏

楠見 嘉宏 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-119334
公開番号（公開出願番号）：特開2000-311939
出願日： 1999年04月27日
公開日（公表日）： 2000年11月07日
要約：
【要約】【課題】 配線間の容量の低減および配線抵抗のばらつきの低減が図られる半導体装置とその製造方法を提供する。【解決手段】 下部配線4を直接覆うようにシリコン窒化膜などの接続孔ストッパ膜6を形成する。その接続孔ストッパ膜を直接覆うように下部層間絶縁膜8を形成する。その下部層間絶縁膜を直接覆うように下部層間絶縁膜とはエッチング特性の異なる上部層間絶縁膜10を形成する。その上部層間絶縁膜10に異方性エッチングを施すことにより上部配線溝18を形成する。その上部配線溝18に上部配線20を形成する。
請求項（抜粋）：
主表面を有する半導体基板と、前記半導体基板上に形成された第1配線と、前記第1配線を直接覆うように形成されたエッチングストッパ膜と、前記エッチングストッパ膜を直接覆うように形成された第1絶縁膜と、前記第1絶縁膜を直接覆うように形成された第2絶縁膜と、前記第2絶縁膜に形成され、前記第1絶縁膜の表面を露出する配線溝と、前記配線溝内に形成された第2配線と、を備えた、半導体装置。
IPC (3件)：
H01L 21/768 ,  H01L 21/3065 ,  H01L 21/316
FI (4件)：
H01L 21/90 B ,  H01L 21/316 X ,  H01L 21/316 G ,  H01L 21/302 L
Fターム (43件)：
5F004AA03 ,  5F004BA14 ,  5F004DA00 ,  5F004DA01 ,  5F004DA16 ,  5F004DA23 ,  5F004DA26 ,  5F004DB03 ,  5F004DB07 ,  5F004EA23 ,  5F004EB01 ,  5F004EB02 ,  5F004EB03 ,  5F033MM02 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ16 ,  5F033QQ21 ,  5F033QQ23 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR25 ,  5F033SS04 ,  5F033SS11 ,  5F033SS15 ,  5F033SS21 ,  5F033TT04 ,  5F033XX25 ,  5F058BA09 ,  5F058BA20 ,  5F058BC02 ,  5F058BC08 ,  5F058BD01 ,  5F058BF02 ,  5F058BF07 ,  5F058BF25 ,  5F058BF46 ,  5F058BH12 ,  5F058BH20 ,  5F058BJ02
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM