特許
J-GLOBAL ID：200903059420809018

半導体装置の製造方法

発明者：
辰巳 哲也

辰巳 哲也 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平8-222034
公開番号（公開出願番号）：特開平10-064995
出願日： 1996年08月23日
公開日（公表日）： 1998年03月06日
要約：
【要約】【課題】 工程数を増加させることなく、配線間の容量の低減を図れる多層配線を得る。【解決手段】 まず導電層1を覆う状態に形成した絶縁膜2上に、絶縁膜2よりも誘電率が低い低誘電体膜3を形成した後、低誘電体膜3に配線形成用の溝4を、溝4の上部から下部に向けて溝幅が狭くなるように形成する。次いで、溝4に連通するとともに導電層1に達する接続孔5を絶縁膜2に形成する。続いて低誘電体膜3上とともに、接続孔5の内部と溝4の内部とに配線材料膜6を形成する。そして溝4の内部を埋込む状態に配線材料膜6を残して低誘電体膜3上の配線材料膜6を除去して上層配線8を得る。
請求項（抜粋）：
導電層を覆う状態に形成した絶縁膜上に、該絶縁膜よりも誘電率が低い低誘電体膜を形成した後、該低誘電体膜に配線形成用の溝を、該溝の上部から下部に向けて溝幅が狭くなるように形成する第1工程と、前記溝に連通するとともに前記導電層に達する接続孔を前記絶縁膜に形成する第2工程と、前記低誘電体膜上とともに、前記接続孔の内部と前記溝の内部とに配線材料膜を形成する第3工程と前記接続孔の内部および前記溝の内部を埋込む状態に前記配線材料膜を残して前記低誘電体膜上の該配線材料膜を除去する第4工程とを有することを特徴とする半導体装置の製造方法。
引用特許：
審査官引用 (21件)
全件表示

前のページに戻る

TOP

BOTTOM