特許
J-GLOBAL ID:200903032920752513
応力緩和層付半導体素子搭載用基板並びにその製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (6件):
三好 秀和
, 岩▲崎▼ 幸邦
, 川又 澄雄
, 伊藤 正和
, 高橋 俊一
, 高松 俊雄
公報種別:公開公報
出願番号(国際出願番号):特願2007-019069
公開番号(公開出願番号):特開2007-305963
出願日: 2007年01月30日
公開日(公表日): 2007年11月22日
要約:
【課題】接続信頼性が良好な半導体素子搭載用パッケージ基板を提供するものであり,尚且つ微細配線形成や電気特性,製造コストの上で有利な応力緩和層付半導体素子搭載用基板並びにその製造方法を提供する。【解決手段】弾性率が3GPa以下で,伸び率が5%以上の厚さ0.5〜40μmの応力緩和層を銅箔とプリプレグの間に有する応力緩和層付半導体素子搭載用基板であって、応力緩和層が(A)エポキシ樹脂,(B)高分子成分,(C)エポキシ樹脂硬化剤,及び(D)硬化促進剤を含む樹脂組成物からなる応力緩和層付半導体素子搭載用基板。【選択図】図1
請求項(抜粋):
弾性率が3GPa以下で,伸び率が5%以上の厚さ0.5〜40μmの応力緩和層を金属箔とプリプレグの間に有する応力緩和層付半導体素子搭載用基板であって、応力緩和層が(A)エポキシ樹脂,(B)高分子成分,(C)エポキシ樹脂硬化剤及び(D)硬化促進剤を含む樹脂組成物からなることを特徴とする応力緩和層付半導体素子搭載用基板。
IPC (5件):
H05K 1/03
, B32B 15/092
, B32B 15/08
, H01L 23/14
, H01L 23/12
FI (6件):
H05K1/03 630C
, B32B15/08 S
, B32B15/08 J
, H05K1/03 610L
, H01L23/14 R
, H01L23/12 501Z
Fターム (27件):
4F100AB01A
, 4F100AB33A
, 4F100AK27B
, 4F100AK29B
, 4F100AK53B
, 4F100AK53K
, 4F100AK54B
, 4F100AL01B
, 4F100AL07B
, 4F100AN00B
, 4F100BA03
, 4F100BA07
, 4F100BA10A
, 4F100BA10C
, 4F100CA02B
, 4F100CA30B
, 4F100DE01B
, 4F100DH01C
, 4F100EH46
, 4F100EJ17
, 4F100EJ42
, 4F100GB43
, 4F100JJ03
, 4F100JK06
, 4F100JK07B
, 4F100JK08B
, 4F100YY00B
引用特許:
出願人引用 (3件)
-
特許第2508389号公報
-
特公平6-9908号公報
-
国際公開第03/029353号パンフレット
審査官引用 (6件)
全件表示
前のページに戻る