特許
J-GLOBAL ID:200903032923367610
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (7件):
三好 秀和
, 岩▲崎▼ 幸邦
, 栗原 彰
, 川又 澄雄
, 伊藤 正和
, 高橋 俊一
, 高松 俊雄
公報種別:公開公報
出願番号(国際出願番号):特願2003-389260
公開番号(公開出願番号):特開2005-150596
出願日: 2003年11月19日
公開日(公表日): 2005年06月09日
要約:
【課題】 製造工程の複雑化を招くことなく位置ずれ防止を可能とし、装置の小型化ならびに信頼性を向上すること。【解決手段】 IGBT素子1のゲート101と基板2のゲート回路201とを接続すると同時に、IGBT素子1のエミッタ102と基板2のエミッタ回路202とを接続する第一の工程と、第一の工程後に、IGBT素子1のコレクタ103と基板のコレクタ回路とを接続する第二の工程とで構成される。【選択図】 図1
請求項(抜粋):
第一の主面に制御電極と第一主電極を有し、第二の主面に第二主電極を有する半導体素子を、前記半導体素子の制御電極が接続される制御回路と、前記半導体素子の第一主電極が接続される第一の回路が形成された第一の基板、ならびに前記半導体素子の第二主電極が接続される第二の回路が形成された第二の基板の双方の基板に接続してなる半導体装置の製造方法において、
前記半導体素子の制御電極と前記第一の基板の制御回路とを接続すると同時に、前記半導体素子の第一主電極と前記第一の基板の第一の回路とを接続する第一の工程と、
前記第一の工程後に、前記半導体素子の第二主電極と前記第二の基板の第二の回路とを接続する第二の工程と
を有することを特徴とする半導体装置の製造方法。
IPC (3件):
H01L25/07
, H01L21/60
, H01L25/18
FI (2件):
H01L25/04 C
, H01L21/60 321E
引用特許:
出願人引用 (1件)
-
半導体装置
公報種別:公開公報
出願番号:特願平8-212325
出願人:株式会社デンソー
審査官引用 (3件)
前のページに戻る