特許
J-GLOBAL ID：200903032989449103

半導体装置の製造方法

発明者：
木村 偉作夫

木村 偉作夫 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (1件)： 亀谷 美明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-307283
公開番号（公開出願番号）：特開2003-115585
出願日： 2001年10月03日
公開日（公表日）： 2003年04月18日
要約：
【要約】【課題】 耐圧特性,オン抵抗特性等において安定性を有する半導体装置を提供する。【解決手段】 P型半導体層と,半導体層表面に形成されるN型第1ウェルと,第1ウェル表面に形成されるP型第2ウェルと,第2ウェル表面に形成されるN型ソース領域と,第1ウェル表面でソース領域より所定距離離間して形成されるN型ドレイン領域と,半導体層上に形成されソース領域から第2,第1ウェルまで延在するゲート電極と,ゲート電極から離間し第2ウェルとドレイン領域間の第1ウェル上に配置され第1ウェルから第1ウェルの縁まで延在する印加電極と,第2ウェル表面に形成されたP型第1不純物拡散層であってソース領域下の第2ウェルまで達する第1不純物拡散層とを含む半導体装置。
請求項（抜粋）：
第1導電型の半導体層と,前記半導体層表面に形成される第2導電型の第1ウェルと,前記第1ウェル表面に形成される前記第1導電型の第2ウェルと,前記第2ウェル表面に形成される前記第2導電型のソース領域と,前記第1ウェル表面で前記ソース領域より所定距離離間して形成される前記第2導電型のドレイン領域と,前記半導体層上に形成され,前記ソース領域から前記第2ウェルおよび前記第1ウェルまで延在するゲート電極と,前記ゲート電極から離間し,前記第2ウェルおよび前記ドレイン領域間の前記第1ウェル上に配置されるとともに,前記第1ウェルから前記ドレイン領域に接する前記第1ウェルの縁まで延在する印加電極と,前記第2ウェル表面に形成された前記第1導電型の第1不純物拡散層であって,前記ソース領域下の前記第2ウェルまで達する前記第1不純物拡散層を含むことを特徴とする半導体装置。
Fターム (16件)：
5F140AA00 ,  5F140AA25 ,  5F140AA30 ,  5F140AC21 ,  5F140BA01 ,  5F140BC06 ,  5F140BF01 ,  5F140BF04 ,  5F140BG37 ,  5F140BH30 ,  5F140BK05 ,  5F140BK09 ,  5F140BK13 ,  5F140CB01 ,  5F140CB08 ,  5F140CF00
引用特許：
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM