特許
J-GLOBAL ID：200903033050701620
メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
大石 皓一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-129160
公開番号（公開出願番号）：特開2002-324008
出願日： 2001年04月26日
公開日（公表日）： 2002年11月08日
要約：
【要約】【課題】 データの書き込みに必要な一連の処理をより高速に行うことができるメモリコントローラを提供する。【解決手段】 本発明によるメモリコントローラは、既にデータが格納されている第1のブロックに対応する論理アドレスに対して新たなデータの書き込みが指示されたことに応答して、第1のブロックに格納されているデータの一部を第2のブロックに転送する第1の手段と、新たなデータを第2のブロックに書き込む第2の手段と、第1のブロックと第2のブロックの対応関係を保持する第3の手段とを備える。本発明によれば、転送元ブロックである第1のブロックと転送先ブロックである第2のブロックとの対応関係を保持することによって、ブロック間転送の後半部分の動作の省略していることから、一連の書き込み動作をより高速に行うことができる。
請求項（抜粋）：
複数のブロックからなるメモリにアクセスするメモリコントローラであって、既にデータが格納されている第1のブロックに対応する論理アドレスに対して新たなデータの書き込みが指示されたことに応答して、前記第1のブロックに格納されているデータの一部を第2のブロックに転送する第1の手段と、前記新たなデータを前記第2のブロックに書き込む第2の手段と、前記第1のブロックと前記第2のブロックの対応関係を保持する第3の手段とを備えることを特徴とするメモリコントローラ。
IPC (3件)：
G06F 12/00 560
, G06F 12/00 597
, G06F 12/02 570
G06F 12/00 560 A
, G06F 12/00 597 U
, G06F 12/02 570 A
5B060AA02
, 5B060AA06
, 5B060AA08
, 5B060AA13
