特許
J-GLOBAL ID：200903033067437307

半導体装置の製造方法

発明者：
菊谷 圭介

菊谷 圭介 について

, 
矢橋 勝典

矢橋 勝典 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (4件)： 平田 忠雄 ,  角田 賢二 ,  中村 恵子 ,  遠藤 和光
公報種別：公開公報
出願番号（国際出願番号）：特願2008-051240
公開番号（公開出願番号）：特開2009-212163
出願日： 2008年02月29日
公開日（公表日）： 2009年09月17日
要約：
【課題】微細なラインアンドスペースパターンを含むパターンを精度良く形成することのできる半導体装置の製造方法を提供する。【解決手段】本発明の一態様に係る半導体装置の製造方法は、被加工膜(被加工材)1上に芯材4を形成する工程と、芯材4の上面および側面を覆うように第2の膜(被覆膜)5を形成する工程と、第2の膜5を形成した後、芯材4を除去する工程と、芯材4を除去した後、第2の膜5を芯材4の側面に位置していた部分を残して除去し、側壁スペーサーマスク7に加工する工程と、側壁スペーサーマスク7をマスクとして用いて、被加工膜1をエッチング加工する工程と、を含む。【選択図】図1B
請求項（抜粋）：
被加工材上に芯材を形成する工程と、 前記芯材の上面および側面を覆うように被覆膜を形成する工程と、 前記被覆膜を形成した後、前記芯材を除去する工程と、 前記芯材を除去した後、前記被覆膜を前記芯材の側面に位置していた部分を残して除去し、側壁スペーサーマスクに加工する工程と、 前記側壁スペーサーマスクをマスクとして用いて、前記被加工材をエッチング加工する工程と、 を含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/321 ,  H01L 21/306
FI (2件)：
H01L21/88 C ,  H01L21/302 105A
Fターム (22件)：
5F004AA16 ,  5F004DA26 ,  5F004DB03 ,  5F004DB07 ,  5F004EA03 ,  5F004EA06 ,  5F004EA07 ,  5F004EA10 ,  5F004EA12 ,  5F004EA29 ,  5F004EA38 ,  5F004EB01 ,  5F004EB03 ,  5F033MM29 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ26 ,  5F033QQ28 ,  5F033VV06 ,  5F033VV16 ,  5F033XX03
引用特許：
出願人引用 (1件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM