特許
J-GLOBAL ID:200903033446953215

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 金田 暢之 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-212841
公開番号(公開出願番号):特開2002-033477
出願日: 2000年07月13日
公開日(公表日): 2002年01月31日
要約:
【要約】【課題】チャネリングを防止しつつ、増速拡散を防止し、位置精度良く、急峻な不純物濃度分布を有するローカルチャネルを形成する技術を提供すること。【解決手段】シリコン基板1の表面に犠牲膜3を形成した後、レジストマスク11を介して垂直な方向からイオン注入を行い、ローカルチャネル14を形成する。犠牲膜3の膜厚を10nm以上100nm以下とする。イオン注入のイオン種として、インジウムを用いる。
請求項(抜粋):
半導体基板の表面に膜厚10nm以上100nm以下の犠牲膜を形成する工程と、この上に、開口部を有するレジスト膜を形成する工程と、前記レジスト膜をマスクとして、半導体基板に対して略垂直な方向から、前記犠牲膜を介してイオン注入を行い、不純物導入領域を形成する工程と、を有することを特徴とする半導体装置の製造方法。
IPC (4件):
H01L 29/78 ,  H01L 21/265 ,  H01L 21/8238 ,  H01L 27/092
FI (4件):
H01L 29/78 301 H ,  H01L 21/265 H ,  H01L 21/265 U ,  H01L 27/08 321 C
Fターム (31件):
5F040DA00 ,  5F040DA10 ,  5F040DB03 ,  5F040DC01 ,  5F040EC01 ,  5F040EC07 ,  5F040EC13 ,  5F040ED03 ,  5F040EE05 ,  5F040EF02 ,  5F040EF11 ,  5F040EH02 ,  5F040EK05 ,  5F040FA04 ,  5F040FB02 ,  5F040FB04 ,  5F040FC10 ,  5F040FC14 ,  5F040FC15 ,  5F048AA08 ,  5F048AB03 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BC05 ,  5F048BC06 ,  5F048BD04 ,  5F048BE03 ,  5F048BG14 ,  5F048DA18 ,  5F048DA23
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る