特許

J-GLOBAL ID：200903033522768503

半導体集積回路

発明者： ブライアン・アトウッド ,  渡部 ▲隆▼夫
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (2件)： 小川 勝男 ,  田中 恭助
公報種別：公開公報
出願番号（国際出願番号）：特願2004-047508
公開番号（公開出願番号）：特開2005-243059
出願日： 2004年02月24日
公開日（公表日）： 2005年09月08日
要約：

【課題】 3トランジスタ型ダイナミックセルにおける蓄積トランジスタを通じて流れるリーク電流などに伴う電力を待機時に低減すること。【解決手段】 メモリアレイを構成する複数の3トランジスタ型ダイナミックセル内の蓄積トランジスタのソース電極を接続し、電源端子との間にスイッチを設ける。動作時には上記スイッチを導通し、待機時には非導通とすることにより待機時のリーク電流を遮断する。【選択図】 図1

請求項（抜粋）：

ゲート容量に電荷を蓄積する蓄積トランジスタと、上記蓄積トランジスタのゲート電極に書き込みビット線から電荷を書き込むための書き込みトランジスタと、読み出しビット線と蓄積トランジスタのドレインとの導通を制御するための選択トランジスタとからなるメモリセルと、 上記蓄積トランジスタのソース電極と電源との間にスイッチング素子とを有することを特徴とする半導体集積回路。

IPC (3件)：

G11C11/402 ,  H01L21/8242 ,  H01L27/108

FI (2件)：

G11C11/34 352F ,  H01L27/10 321

Fターム (16件)：

5F083AD02 ,  5F083AD03 ,  5F083AD69 ,  5F083GA06 ,  5M024AA06 ,  5M024AA14 ,  5M024BB02 ,  5M024BB30 ,  5M024BB37 ,  5M024CC03 ,  5M024CC13 ,  5M024CC64 ,  5M024PP01 ,  5M024PP03 ,  5M024PP05 ,  5M024PP07

引用特許：

出願人引用 (2件)

• 3トランジスタ型DRAM
  公報種別：公開公報   出願番号：特願平10-177556   出願人：ソニー株式会社
• USP6576943
  

審査官引用 (5件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願2001-063747   出願人：株式会社日立製作所
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願2003-044628   出願人：株式会社半導体理工学研究センター
• 特開平4-355297
  
• 半導体メモリ素子
  公報種別：公開公報   出願番号：特願2003-033112   出願人：株式会社日立製作所
• 特許第6576943号