特許
J-GLOBAL ID：200903074752703301

半導体記憶装置

発明者：
市橋 基

市橋 基 について

, 
伊藤 寧夫

伊藤 寧夫 について

, 
石橋 孝一郎

石橋 孝一郎 について


出願人/特許権者：
株式会社半導体理工学研究センター

株式会社半導体理工学研究センター について


代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2003-044628
公開番号（公開出願番号）：特開2004-265944
出願日： 2003年02月21日
公開日（公表日）： 2004年09月24日
要約：
【課題】本発明は、ゲインセルタイプのメモリセルを使用した半導体記憶装置において、リテンション特性の向上と動作電圧の低電圧化とが達成できることを特徴とする。【解決手段】書き込みビット線WBLと電荷蓄積ノード3との間にソース・ドレイン間の電流通路が挿入され、ゲートが書き込みワード線WWLに接続されたPチャネルトランジスタからなる書き込みトランジスタ1と、読み出しソース線VSRにソース・ドレイン間の電流通路の一端が接続され、ゲートが上記電荷蓄積ノード3に接続されたNチャネルトランジスタからなる電荷蓄積トランジスタ2と、電荷蓄積トランジスタ2のソース・ドレイン間の電流通路の他端と読み出しビット線RBLとの間にソース・ドレイン間の電流通路が挿入され、ゲートが読み出しワード線RWLに接続された読み出しトランジスタ5とを具備している。【選択図】 図1
請求項（抜粋）：
書き込みデータが与えられる第1のノードと電荷蓄積ノードとの間にソース・ドレイン間の電流通路が挿入され、データの書き込み期間に導通状態にされ、閾値電圧の絶対値が第1の値を有する第1のトランジスタと、 読み出し電位が与えられる第2のノードにソース・ドレイン間の電流通路の一端が接続され、ゲートが上記電荷蓄積ノードに接続され、閾値電圧の絶対値が上記第1の値よりも小さな第2の値を有する第2のトランジスタと、 上記第2のトランジスタのソース・ドレイン間の電流通路の他端とデータが読み出される第3のノードとの間にソース・ドレイン間の電流通路が挿入され、データの読み出し期間に導通状態にされる第3のトランジスタ とを具備したことを特徴とする半導体記憶装置。
IPC (3件)：
H01L21/8242 ,  G11C11/401 ,  H01L27/108
FI (2件)：
H01L27/10 321 ,  G11C11/34 352Z
Fターム (19件)：
5F083AD01 ,  5F083AD69 ,  5F083HA02 ,  5F083LA12 ,  5F083LA16 ,  5F083LA20 ,  5F083NA03 ,  5M024AA02 ,  5M024AA40 ,  5M024BB02 ,  5M024BB35 ,  5M024BB37 ,  5M024CC03 ,  5M024CC20 ,  5M024PP03 ,  5M024PP04 ,  5M024PP05 ,  5M024PP07 ,  5M024PP09
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM