半導体装置およびその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：大岩増雄
公報種別：公開公報
出願番号（国際出願番号）：特願平7-178732
公開番号（公開出願番号）：特開平9-036133
出願日： 1995年07月14日
公開日（公表日）： 1997年02月07日
要約：

【要約】【課題】製造プロセス中に半導体基板表面や1段目のリセス溝表面が露出することによる表面準位の変化、酸化膜の形成、不純物の付着等を抑制し、安定なデバイス特性と高い信頼性が得られる半導体装置とその製造方法を提供する。【解決手段】活性層2を形成した半導体基板1に、写真製版およびウエットまたはドライエッチング等により1段目のリセス溝3を形成し、半導体基板1上および1段目のリセス溝3表面にi-GaAs等の結晶性材料またはSiON等の絶縁膜よりなる表面保護膜5を形成する。次に、オーミック電極形成領域の表面保護膜5を除去し、蒸着等によりオーミック電極7を形成後、1段目のリセス溝3内に、写真製版およびウエットまたはドライエッチング等により2段目のリセス溝4を形成し、2段目のリセス溝4にスパッタ法等によりゲート電極8を形成する。

請求項（抜粋）：

上部に活性層が形成された半導体基板、上記半導体基板に形成された1段目のリセス溝、上記半導体基板上および上記1段目のリセス溝表面を覆う表面保護膜、この表面保護膜を開口して上記半導体基板上に形成されたオーミック電極、上記表面保護膜を開口して上記1段目のリセス溝内に形成された2段目のリセス溝、この2段目のリセス溝に立設されたゲート電極を備えたことを特徴とする半導体装置。

IPC (2件)：

H01L 21/338 , H01L 29/812

引用特許：

審査官引用 (6件)

特開平3-006834
特開平4-219938
電界効果トランジスタ
公報種別：公開公報出願番号：特願平4-299447 出願人：日本電気株式会社

全件表示

前のページに戻る