特許
J-GLOBAL ID：200903033790610122
MOSトランジスタの製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-189591
公開番号（公開出願番号）：特開2000-036597
出願日： 1999年07月02日
公開日（公表日）： 2000年02月02日
要約：
【要約】【課題】 安定したp-n接合が形成でき、向上した性能を有する半導体装置及びその製造方法を提供する。【解決手段】 本発明のMOSトランジスタは、半導体基板100内に形成された第1導電型ウェル領域104aと、該領域104a内の基板欠陥を制御するため前記領域104a内に第1非導電不純物が注入されて第1深さで形成された第1沈殿領域106と、前記ウェル領域104a上に形成されたゲート電極108と、該電極108の両側のウェル領域内に第1深さより浅い第2深さを有して形成された第2導電型のソース/ドレーン領域114と、該領域114内の基板欠陥を制御するため前記領域114内に第2非導電不純物が注入されて形成された第2沈殿領域116とを含む。
請求項（抜粋）：
半導体基板上にゲート電極を形成する段階と、前記ゲート電極両側の半導体基板内に導電型不純物イオンを注入してソース/ドレーン領域を形成する段階と、前記ソース/ドレーン領域内に非導電不純物を注入して前記ソース/ドレーン領域内の基板欠陥を制御するための沈殿領域を形成する段階とを含むことを特徴とするMOSトランジスタの製造方法。
IPC (4件)：
H01L 29/78
, H01L 21/322
, H01L 21/8238
, H01L 27/092
H01L 29/78 301 S
, H01L 21/322 J
, H01L 27/08 321 B
