特許

J-GLOBAL ID：200903033798595564

MRAMメモリ

発明者： ハンス シュースター-ヴォルダン ,  ジークフリード シュワルツ
出願人/特許権者： インフィニオン テクノロジーズ アクチエンゲゼルシャフト
代理人 (1件)： 瀧野 秀雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-116879
公開番号（公開出願番号）：特開2001-358315
出願日： 2001年04月16日
公開日（公表日）： 2001年12月26日
要約：

【要約】【課題】 本発明の目的は最小のエリア必要条件を有するMRAMメモリを提供することである。【解決手段】 半導体基板(4)上に少なくとも一つのメモリセル層を配備しメモリセルアレイ(2)内の磁気抵抗メモリ要素(6a、6b)と接触させた磁気抵抗メモリ要素(6a、6b)を備えるメモリセルアレイ(2)と;るためのワードライン(7)とビットライン(8、9)と;ワードおよびビットライン(7、8、9)を介してをメモリセルアレイ(2)内の磁気抵抗メモリ要素(6a、6b)を駆動するためのドライブ論理装置(5a、5b、5c)とを有し、このドライブ論理装置(5a、5b、5c)が半導体基板(4)内部およびその上方のメモリセルアレイ(2)の下方に一体形成されているMRAMメモリである。

請求項（抜粋）：

MRAMであって、(a)半導体基板(4)上に少なくとも一つのメモリセル層を配備した磁気抵抗メモリ要素(6a、6b)を備えるメモリセルアレイ(2)と;(b)メモリセルアレイ(2)内で磁気抵抗メモリ要素(6a、6b)と接触させるためのワードライン(7)とビットライン(8、9)と;(c)ワードおよびビットライン(7、8、9)を介してをメモリセルアレイ(2)内の磁気抵抗メモリ要素(6a、6b)を駆動するためのドライブ論理構成(5a、5b、5c)とを有し、このドライブ論理構成(5a、5b、5c)が半導体基板(4)内およびその上のメモリセルアレイ(2)の下方に一体形成されているMRAMメモリ。

IPC (5件)：

H01L 27/105 ,  G11C 11/14 ,  G11C 11/15 ,  H01L 27/10 481 ,  H01L 43/08

FI (6件)：

G11C 11/14 A ,  G11C 11/14 Z ,  G11C 11/15 ,  H01L 27/10 481 ,  H01L 43/08 Z ,  H01L 27/10 447

Fターム (11件)：

5F083FZ10 ,  5F083GA01 ,  5F083GA10 ,  5F083JA56 ,  5F083JA60 ,  5F083LA12 ,  5F083LA16 ,  5F083MA06 ,  5F083MA16 ,  5F083MA20 ,  5F083ZA12

引用特許：

審査官引用 (3件)

• 磁気記憶装置
  公報種別：公開公報   出願番号：特願平9-248159   出願人：株式会社東芝
• 半導体記憶装置及びデータ処理装置
  公報種別：公開公報   出願番号：特願2001-008434   出願人：株式会社日立製作所
• 記憶装置及びその製造方法
  公報種別：公開公報   出願番号：特願平8-019560   出願人：松下電器産業株式会社