特許
J-GLOBAL ID:200903033963880406

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 井桁 貞一
公報種別:公開公報
出願番号(国際出願番号):特願平6-134382
公開番号(公開出願番号):特開平8-008248
出願日: 1994年06月16日
公開日(公表日): 1996年01月12日
要約:
【要約】【目的】 厚膜無機SOG 膜の焼成時にその膜質を低下させることなく,下層配線の浸食を抑制し,配線の信頼性を向上する。【構成】 1)半導体基板 1上に少なくとも表層部がリフラクトリメタルまたはその合金からなる配線 2 ; 2A,2Bを形成する工程と,該半導体基板 1上に該配線を覆って分子末端がプロトンで封止され且つ骨格中にシラザン結合を持つ無機スピンオングラス(SOG) 膜 4を塗布し,該無機SOG 膜 4を焼成する工程とを有する,2)前記リフラクトリメタルがタングステン, またはチタンであり, その合金が窒化チタンである。
請求項(抜粋):
半導体基板(1) 上に少なくとも表層部がリフラクトリメタルまたはその合金からなる配線(2),(2A,2B) を形成する工程と,該半導体基板(1) 上に該配線を覆って分子末端がプロトンで封止され且つ骨格中にシラザン結合を持つ無機スピンオングラス(SOG) 膜(4)を塗布し,該無機SOG 膜(4)を焼成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/3205 ,  H01L 21/316 ,  H01L 21/768
FI (2件):
H01L 21/88 R ,  H01L 21/90 Q
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る