特許
J-GLOBAL ID：200903034213299635

信頼性の改善のためにEEPROMの消去中に減じられた一定の電界を提供するための方法

発明者：
クリーブランド,リー

クリーブランド,リー について


出願人/特許権者：
アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド について


代理人 (1件)： 深見 久郎 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-545318
公開番号（公開出願番号）：特表2003-517176
出願日： 2000年12月05日
公開日（公表日）： 2003年05月20日
要約：
【要約】多数のメモリセルからなるメモリデバイスを消去する間のピーク電界を減じるための方法である。消去中のメモリセルの電界Efieldは、式Efield〜ag(Vgate-Vth)+Vtuv+(as-1)Vsourceによって決定され、Vgate-Vthが消去手順の間一定になるように、消去されているセルのゲートに異なるゲート電圧Vgateが印加される。
請求項（抜粋）：
多数のメモリセルからなりその各々がソースとコントロールゲートとを有するメモリデバイスの消去手順の間にピーク電界を減じるための方法であって、電界Efieldは、式Efield〜ag(Vgate-Vth+Vtuv)+(as-1)Vsourceによって決定され、前記方法は、 (a) 消去されるべきセルのソースに電圧Vsourceを印加するステップと、 (b) 消去されるべきセルのコントロールゲートに異なる電圧Vgateを印加するステップとを含み、Vgate-Vthは消去手順の間一定である、方法。
IPC (5件)：
G11C 16/02 ,  H01L 21/8247 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792
FI (4件)：
G11C 17/00 612 E ,  H01L 27/10 434 ,  H01L 29/78 371 ,  G11C 17/00 601 Z
Fターム (23件)：
5B025AA01 ,  5B025AB01 ,  5B025AD08 ,  5B025AD09 ,  5B025AE08 ,  5F083EP02 ,  5F083EP23 ,  5F083EP68 ,  5F083EP77 ,  5F083ER02 ,  5F083ER14 ,  5F083ER16 ,  5F083ER19 ,  5F083ER22 ,  5F083ER29 ,  5F083GA21 ,  5F101BA01 ,  5F101BB05 ,  5F101BC11 ,  5F101BD36 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM