特許
J-GLOBAL ID：200903034340422500

乱数発生回路

発明者：
邊見 均

邊見 均 について

, 
真栄城 哲也

真栄城 哲也 について


出願人/特許権者：
株式会社国際電気通信基礎技術研究所

株式会社国際電気通信基礎技術研究所 について


代理人 (1件)： 小谷 悦司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-346508
公開番号（公開出願番号）：特開2003-150372
出願日： 2001年11月12日
公開日（公表日）： 2003年05月23日
要約：
【要約】【課題】 より完全な乱数を短時間に且つ確実に発生させることができる乱数発生回路を提供する。【解決手段】 カスケード接続されたCゲート1,2が第2の方形波Sの立上がり時点以降における第1の方形波Fの立下がり時点を検出し、カスケード接続されたCゲート3,4が第2の方形波Sの立上がり時点以降における第1の方形波Fの立上がり時点を検出し、第2の方形波Sの立上がり時点で第1の方形波Fの値が1の場合、NANDゲート5が0を出力し、第2の方形波Sの立上がり時点で第1の方形波Fの値が0の場合、NANDゲート6が0を出力する。
請求項（抜粋）：
第1の周波数を有する第1の信号の値を前記第1の周波数より低い第2の周波数を有する第2の信号を用いて検出し、検出された第1の信号の値に基づいて乱数を発生させる乱数発生回路であって、前記第2の信号に応じて前記第1の信号の第1のタイミングを検出する第1の検出手段と、前記第2の信号に応じて前記第1のタイミングと異なる前記第1の信号の第2のタイミングを検出する第2の検出手段と、前記第1及び第2の検出手段により検出された第1及び第2のタイミングのうちメタステーブルが発生していない検出手段により検出されたタイミングに応じて乱数の値を決定する乱数決定手段とを備えることを特徴とする乱数発生回路。
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM