特許

J-GLOBAL ID：200903034346191861

半導体装置

発明者： 鈴木 岳洋 ,  豊沢 健司
出願人/特許権者： シャープ株式会社
代理人 (1件)： 原 謙三
公報種別：公開公報
出願番号（国際出願番号）：特願2001-205121
公開番号（公開出願番号）：特開2003-023035
出願日： 2001年07月05日
公開日（公表日）： 2003年01月24日
要約：

【要約】【課題】 半導体素子と配線基板の配線パターンとの位置ずれを防止することにより、両者を確実に接続することができる半導体装置を提供する。【解決手段】 本発明の半導体装置は、半導体素子1とフィルム基板4に配線パターン5が形成されている配線基板6とからなり、半導体素子1と配線パターン5とが接続され、さらに半導体素子1と配線基板6とが樹脂で封止されている。そして、上記フィルム基板4における少なくとも片面の、配線パターンが形成されていない領域に、フィルム基板4より線膨張係数の小さい材料で金属膜8が形成されている。

請求項（抜粋）：

半導体素子とフィルム基板に配線パターンが形成されている配線基板とからなり、半導体素子と配線パターンとが接続され、さらに半導体素子と配線基板とが樹脂で封止されている半導体装置において、上記フィルム基板における少なくとも片面の、配線パターンが形成されていない領域に、フィルム基板より線膨張係数の小さい材料で補強膜が形成されていることを特徴とする半導体装置。

IPC (2件)：

H01L 21/60 311 ,  H01L 21/60

FI (3件)：

H01L 21/60 311 S ,  H01L 21/60 311 R ,  H01L 21/60 311 W

Fターム (7件)：

5F044KK03 ,  5F044LL11 ,  5F044LL15 ,  5F044MM08 ,  5F044NN02 ,  5F044NN07 ,  5F044RR18

引用特許：

審査官引用 (4件)

• 半導体チップの接続構造及びこれに用いる配線基板
  公報種別：公開公報   出願番号：特願平8-122888   出願人：日立化成工業株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平7-246157   出願人：富士通株式会社
• TABテープキャリアおよびその製造方法
  公報種別：公開公報   出願番号：特願平11-148652   出願人：日立電線株式会社
• 回路基板ならびにそれを用いた表示装置および電子機器
  公報種別：公開公報   出願番号：特願平11-335854   出願人：セイコーエプソン株式会社