特許
J-GLOBAL ID：200903034991856754
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
中澤 昭彦
公報種別：公開公報
出願番号（国際出願番号）：特願2000-023208
公開番号（公開出願番号）：特開2001-217321
出願日： 2000年01月31日
公開日（公表日）： 2001年08月10日
要約：
【要約】【課題】同一チップ内に異なるしきい値電圧を有し、全て表面チャネルトランジスタで構成することにより、短チャネル効果によるしきい値電圧の低下、サブスレッショルド特性の劣化、パンチスル-耐圧の低下等を低減でき、微細化を図ることができる半導体装置及び追加の工程及びマスクを必要とすることなく製造することができる半導体装置の製造方法を提供する。【解決手段】本発明の半導体装置は、隣接して配置されたNウエル拡散層2及びPウエル拡散層3を有し、P型ゲート電極71を備えたPゲートPMOSトランジスタ100及びN型ゲート電極72を備えたNゲートPMOSトランジスタ101が、同じNウエル拡散層2に形成され、P型ゲート電極71を備えたPゲートNMOSトランジスタ200及びN型ゲート電極72を備えたNゲートNMOSトランジスタ201が、同じPウエル拡散層3に形成されている。
請求項（抜粋）：
隣接して配置されたNウエル拡散層及びPウエル拡散層を有し、P型ゲート電極を備えたPゲートPMOSトランジスタ及びN型ゲート電極を備えたNゲートPMOSトランジスタが、前記同じNウエル拡散層に形成され、P型ゲート電極を備えたPゲートNMOSトランジスタ及びN型ゲート電極を備えたNゲートNMOSトランジスタが、前記同じPウエル拡散層に形成され、ていることを特徴とする半導体装置。
IPC (2件)：
H01L 21/8238
, H01L 27/092
5F048AA00
, 5F048AA01
, 5F048AA09
, 5F048AC03
, 5F048BA01
, 5F048BB06
, 5F048BB07
, 5F048BB15
, 5F048BC06
, 5F048BE03
