特許
J-GLOBAL ID:200903035009264489
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
前田 弘 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-352638
公開番号(公開出願番号):特開2000-183160
出願日: 1998年12月11日
公開日(公表日): 2000年06月30日
要約:
【要約】【課題】 アスペクト比が高い凹部に電解めっき法によって充填された銅膜にボイドが形成されないようにする。【解決手段】 半導体基板10上に堆積された第1層の層間絶縁膜11に第1層の金属配線12を形成した後、第1層の層間絶縁膜11の上に第2層の層間絶縁膜13を堆積する。第2層の層間絶縁膜13にコンタクトホール14及び配線溝15を形成した後、TaNからなるバリア層16を形成する。バリア層16の上にスパッタリング法によって、銅からなり10nm程度の厚さを有するシード層17を形成した後、シード層17の上に銅の無電解めっきを行なって、連続状に補強されたシード層17Aを形成する。補強されたシード層17Aの上に銅の電解めっきを行なって、コンタクトホール14及び配線溝15の内部に銅膜を充填した後、第2層の層間絶縁膜の上に露出している銅膜を除去してデュアルダマシン構造を有する埋め込み配線を形成する。
請求項(抜粋):
半導体基板上の絶縁膜に凹部を形成する凹部形成工程と、スパッタ法により前記凹部の底面及び壁面に金属からなるシード層を形成するシード層形成工程と、前記シード層に対して前記金属の無電解めっきを行なうことにより、前記シード層を連続状に補強するシード層補強工程と、補強された前記シード層に対して前記金属の電解めっきを行なうことにより、前記凹部に金属膜を充填する金属膜充填工程とを備えていることを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/768
, H01L 21/288
, H01L 21/3205
FI (4件):
H01L 21/90 A
, H01L 21/288 E
, H01L 21/88 B
, H01L 21/88 R
Fターム (44件):
4M104BB04
, 4M104BB06
, 4M104BB08
, 4M104BB09
, 4M104BB17
, 4M104BB30
, 4M104BB32
, 4M104BB33
, 4M104DD07
, 4M104DD15
, 4M104DD37
, 4M104DD38
, 4M104DD52
, 4M104DD53
, 4M104HH20
, 5F033HH07
, 5F033HH11
, 5F033HH13
, 5F033HH14
, 5F033HH21
, 5F033HH32
, 5F033HH33
, 5F033HH34
, 5F033JJ01
, 5F033KK07
, 5F033MM02
, 5F033MM08
, 5F033NN06
, 5F033NN07
, 5F033PP06
, 5F033PP15
, 5F033PP17
, 5F033PP27
, 5F033PP28
, 5F033QQ08
, 5F033QQ09
, 5F033QQ10
, 5F033QQ37
, 5F033QQ48
, 5F033TT01
, 5F033WW00
, 5F033WW02
, 5F033XX00
, 5F033XX04
引用特許: