特許

J-GLOBAL ID：200903035143683293

D/A変換装置

発明者： 岩田 和也
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-032713
公開番号（公開出願番号）：特開2000-232363
出願日： 1999年02月10日
公開日（公表日）： 2000年08月22日
要約：

【要約】【課題】 多値の階調を1つの2値信号に変換するPWMの様に高いクロックを必要とせず、またD/A変換回路に高い精度を必要としないD/A変換装置を提供すること。【解決手段】 入力端子101からの入力信号はディジタルフィルタ102で帯域制限かつオーバーサンプリングされ、ノイズシェーパ103で語長制限されデコーダ104に入力される。デコーダ104はノイズシェーパ103の出力を比較的少ない階調を持つ複数の1ビットのデータ列に変換し、1ビットのD/A変換器列105を通じてアナログ信号に変換する。加算器106はこの出力を合成し、出力端子107から出力する。デコーダ104にノイズシェーパの特性を持たせることで1ビットD/A変換器列105で発生する誤差を除去できる効果が得られる。

請求項（抜粋）：

入力されたディジタル信号の不要な帯域を減衰させかつサンプリング周波数をp倍(p≧2)するディジタルフィルタと、前記ディジタルフィルタの出力信号の語長を制限しかつ、語長制限する際に発生する再量子化ノイズの周波数特性を所定の特性に変換する第1のノイズシェーパと、前記第1のノイズシェーパの出力信号を前記第1のノイズシェーパの出力階調より小さい階調を表現できる複数の1ビットの信号列に変換するデコーダと、前記デコーダの出力をアナログ信号に変換する1ビットD/A変換器列と、前記1ビットD/A変換器列の出力を加算する加算器とを備え、前記デコーダは、前記第1のノイズシェーパが出力するk通り(kは正の整数)の値を0以上の整数値に変換する第1の変換器と、前記第1の変換器の出力を入力とする第2のノイズシェーパを少なくとも(k-1)個と、前記少なくとも(k-1)個ある第2のノイズシェーパの出力をn個毎にm個取り出して加算し、そのn個の加算値を1ビットの信号列に変換する第2の変換器とを備え(n≦k-1、k≦m×n+1)、前記第2のノイズシェーパは、前記第1の変換器の出力信号を一方の加算値とする第1の加算器と、前記第1の加算器の出力を量子化する量子化器と、前記量子化器の出力に重み付けを与える係数器と、前記量子化器の入力から前記係数器の出力を減算する第2の加算器と、前記第2の加算器の出力を入力とする所定の伝達特性を持つフィルタとを有し、前記フィルタは、0から始まる互いに独立しかつ連続したn個の整数値を初期値に持ち、その出力は前記第1の加算器に入力されて前記第1の交換器の出力と加算され、前記量子化器は、少なくとも(k-1)個ある前記第2の加算器の出力が0から始まる少なくとも(k-1)個の独立し且つ連続した値で、かつ出力の総和が所定の値で一定になるように前記第1の加算器の出力を量子化することを特徴とするD/A変換装置。

IPC (2件)：

H03M 3/02 ,  H03M 1/08

FI (2件)：

H03M 3/02 ,  H03M 1/08 B

Fターム (19件)：

5J022AB02 ,  5J022BA02 ,  5J022CA07 ,  5J022CA10 ,  5J022CB06 ,  5J022CD03 ,  5J064AA01 ,  5J064BA06 ,  5J064BB07 ,  5J064BB10 ,  5J064BB13 ,  5J064BC02 ,  5J064BC07 ,  5J064BC08 ,  5J064BC12 ,  5J064BC16 ,  5J064BC18 ,  5J064BC19 ,  5J064BC21

引用特許：

審査官引用 (4件)

• D/A変換装置
  公報種別：公開公報   出願番号：特願平9-318633   出願人：松下電器産業株式会社
• D/A変換装置
  公報種別：公開公報   出願番号：特願平9-248910   出願人：松下電器産業株式会社
• ディジタル・アナログ変換装置
  公報種別：公開公報   出願番号：特願平9-192952   出願人：松下電器産業株式会社
• D/A変換装置
  公報種別：公開公報   出願番号：特願平7-058922   出願人：松下電器産業株式会社