半導体集積回路装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：吉田茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-066253
公開番号（公開出願番号）：特開平7-281783
出願日： 1994年04月04日
公開日（公表日）： 1995年10月27日
要約：

【要約】【目的】所望の内部回路の信号の入出力タイミングを外部クロック信号により位相遅れなく同期させて制御することができる半導体集積回路装置を得る。【構成】 PLL回路1から内部信号伝達信号線L1を介して内部ブロック回路NKnに内部クロック信号CLKIが入力される。内部ブロック回路NKnから信号線L1と同一長のフィードバック線L2を介してフィードバック信号PLLBがPLL回路1にフィードバックする。位相比較回路4は、PLLOとPLLBとの位相差を検出して位相比較電圧信号S4を出力し、1/2電圧変換器5は、位相比較電圧信号S4の電圧を1/2倍して変換電圧信号S5を出力する。電圧制御遅延回路6は、変換電圧信号S5で規定された位相差(フィードバック信号伝播遅延時間)分の遅延処理を外部クロック信号CLK・EXTに対し施して、外部クロック遅延信号DCLK・EXTをPLL回路1に出力する。

請求項（抜粋）：

少なくとも一つの内部回路と、外部クロック信号を受け、該外部クロック信号に基づく内部クロック信号を前記少なくとも一つの内部回路に出力するクロック出力回路とを備え、前記少なくとも一つの内部回路は、第1の長さの第1の信号線を介して前記内部クロック信号を受け、その内部クロック信号をフィードバック信号として第2の長さの第2の信号線を介して再び前記クロック出力回路にフィードバックするフィードバック内部回路を含む半導体集積回路装置において、前記クロック出力回路は、前記フィードバック信号と前記内部クロック信号との位相差であるフィードバック位相差に基づき,前記フィードバック内部回路,前記クロック出力回路間の前記フィードバック信号の信号伝播遅延時間であるフィードバック信号伝播遅延時間を求め、該フィードバック信号伝播遅延時間に基づき、前記外部クロック信号と前記内部クロック信号との位相関係を調整する位相制御手段を備えることを特徴とする半導体集積回路装置。

IPC (2件)：

G06F 1/10 , H03L 7/06

FI (2件)：

G06F 1/04 330 A , H03L 7/06 A

引用特許：

審査官引用 (15件)

クロック分配転送方式
公報種別：公開公報出願番号：特願平4-223790 出願人：富士通株式会社
特開昭58-082323
特開昭55-025114

全件表示

前のページに戻る