特許
J-GLOBAL ID：200903035792448236

半導体装置及びその製造方法

発明者：
亀山 工次郎

亀山 工次郎 について

, 
鈴木 彰

鈴木 彰 について

, 
梅本 光雄

梅本 光雄 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について

, 
関東三洋セミコンダクターズ株式会社

関東三洋セミコンダクターズ株式会社 について


代理人 (1件)： 須藤 克彦
公報種別：公開公報
出願番号（国際出願番号）：特願2004-313733
公開番号（公開出願番号）：特開2006-128352
出願日： 2004年10月28日
公開日（公表日）： 2006年05月18日
要約：
【課題】 貫通電極を有する半導体装置及びその製造方法において、半導体装置の信頼性及び歩留まりの向上を図る。【解決手段】 半導体基板の表面上に第1の絶縁膜11を介して第1のパッド電極層12を形成する。次に、それらの上層に、第1のパッド電極層12を局所的に露出する第1のビアホールを有した第2の絶縁膜13を形成する。次に、第1のビアホール内にプラグ14を形成し、当該プラグ14と接続された第2のパッド電極層15を第2の絶縁膜13上に形成する。次に、半導体基板10の裏面からパッド電極12に到達する第2のビアホールを形成する。次に、第2のビアホールの底部のパッド電極12と接続された貫通電極20及び第2の配線層21を形成する。さらに、保護層22、導電端子23を形成する。最後に、ダイシングにより半導体基板を半導体チップ10Aに切断分離する。【選択図】 図16
請求項（抜粋）：
半導体チップと、 前記半導体チップの表面上に第1の絶縁膜を介して形成された第1のパッド電極層と、 前記第1のパッド電極層上に形成された第2の絶縁膜と、 前記第2の絶縁膜に開口された第1のビアホール内に形成された金属プラグと、 前記第2の絶縁膜上に形成され、前記金属プラグを介して前記第1のパッド電極層と電気的に接続された第2のパッド電極層と、 前記半導体チップの裏面から前記第1のパッド電極層に到達する第2のビアホールと、 前記第2のビアホール内に形成され、かつ当該第2のビアホールを通して前記第1のパッド電極層と電気的に接続された貫通電極と、を備えることを特徴とする半導体装置。
IPC (3件)：
H01L 23/12 ,  H01L 23/52 ,  H01L 21/320
FI (3件)：
H01L23/12 501C ,  H01L23/12 501Z ,  H01L21/88 J
Fターム (31件)：
5F033HH08 ,  5F033HH11 ,  5F033HH23 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ23 ,  5F033KK08 ,  5F033MM08 ,  5F033MM13 ,  5F033MM30 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ07 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ16 ,  5F033QQ37 ,  5F033RR04 ,  5F033RR06 ,  5F033SS15 ,  5F033VV07 ,  5F033XX34
引用特許：
出願人引用 (1件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM