特許
J-GLOBAL ID:200903036076587434

半導体集積回路

発明者:
出願人/特許権者:
代理人 (1件): 須藤 克彦
公報種別:公開公報
出願番号(国際出願番号):特願2007-078601
公開番号(公開出願番号):特開2008-243896
出願日: 2007年03月26日
公開日(公表日): 2008年10月09日
要約:
【課題】最小限のコストで電源抵抗の抵抗値とデカップリング容量の容量値を変更することを可能にした半導体集積回路を提供する。【解決手段】図6(A)の構造において、ポリシリコン層PLの左端上、右端上、中間点上に、ポリシリコン層PLと接触した3層のメタル積層部がそれぞれ形成される。ポリシリコン層PLの中間点上のメタル積層部の第3メタル層M3上にビアコンタクト部が形成され、第4メタル層からなる電源線9がこのビアコンタクト部に接して形成される。これにより、ポリシリコン層PLのほぼ半分が電源抵抗Rとして電源線9に挿入される。図6(B)の構造において、ポリシリコン層PLの左端上のメタル積層部の第3メタル層M3上にビアコンタクト部が形成され、その上に第4メタル層からなる電源線9がビアコンタクト部に接して形成される。これにより、ポリシリコン層PLのほぼ全部が電源抵抗Rとして電源線9に挿入される。【選択図】図6
請求項(抜粋):
電源線と、前記電源線から電源電位の供給を受ける回路と、前記電源線に挿入された電源抵抗とを備え、前記電源線は前記電源抵抗上に形成され、前記電源抵抗と前記電源線とを接続するビアコンタクトの位置をビア形成用のマスクにより変更することを特徴とする半導体集積回路。
IPC (2件):
H01L 21/822 ,  H01L 27/04
FI (3件):
H01L27/04 H ,  H01L27/04 V ,  H01L27/04 C
Fターム (13件):
5F038AC00 ,  5F038AC03 ,  5F038AC05 ,  5F038AR09 ,  5F038AR16 ,  5F038AV00 ,  5F038AV12 ,  5F038BB06 ,  5F038BH02 ,  5F038BH03 ,  5F038BH19 ,  5F038CD02 ,  5F038EZ20
引用特許:
審査官引用 (3件)

前のページに戻る