特許

J-GLOBAL ID：200903036109315605

基板処理装置

発明者： 緒方 久仁恵 ,  西向 公基 ,  松土 龍夫
出願人/特許権者： 東京エレクトロン株式会社
代理人 (1件)： 大森 純一
公報種別：公開公報
出願番号（国際出願番号）：特願2001-060953
公開番号（公開出願番号）：特開2002-260994
出願日： 2001年03月05日
公開日（公表日）： 2002年09月13日
要約：

【要約】 (修正有)【課題】 測定の遅延に起因した基板の処理不良の発生を極力なくす基板処理装置を提供すること。【解決手段】 基板処理装置50内に測定ユニット1も組み込んだ構成とし、しかもこの測定ユニット1に対するウエハWの搬送を当該基板処理装置50内の搬送装置21,22を用いて行っている。また、キャテロメトリ(Scatterometry)技術によりウエハW上に形成されたパターンをパターンマッチングにより測定している。

請求項（抜粋）：

露光処理後のレジスト膜が形成された基板に対して現像処理を施すための現像処理ユニットと、基板上に光を照射するための光源と、前記光が照射された基板からの反射光を検出するための検出器とを有する測定ユニットと、前記現像処理ユニットと前記測定ユニットとの間で基板を搬送する搬送装置とを一体的に有すると共に、レジスト膜の状態に対応して予め算出された回折パターンを複数記憶する記憶部と、前記検出器により検出された反射光から回折パターンを解析する解析手段と、前記解析された回折パターンと前記予め算出された回折パターンとのマッチングを行うマッチング手段とを具備することを特徴とする基板処理装置。

IPC (4件)：

H01L 21/027 ,  G01B 11/24 ,  G03F 7/26 501 ,  H01L 21/68

FI (4件)：

G03F 7/26 501 ,  H01L 21/68 A ,  H01L 21/30 569 G ,  G01B 11/24 F

Fターム (26件)：

2F065AA22 ,  2F065AA24 ,  2F065AA56 ,  2F065CC19 ,  2F065FF48 ,  2F065GG03 ,  2F065GG24 ,  2F065HH03 ,  2F065HH13 ,  2F065JJ03 ,  2F065JJ09 ,  2F065JJ26 ,  2F065LL12 ,  2F065QQ27 ,  2F065TT01 ,  2F065TT02 ,  2F065TT07 ,  2H096AA25 ,  2H096LA17 ,  5F031CA02 ,  5F031MA09 ,  5F031MA24 ,  5F031MA26 ,  5F031PA10 ,  5F046LA11 ,  5F046LA15

引用特許：

審査官引用 (4件)

• 塗布現像処理装置及び塗布現像処理方法
  公報種別：公開公報   出願番号：特願平11-351741   出願人：東京エレクトロン株式会社
• マイクロサイズ・パターンを特徴づけるための方法および配列
  公報種別：公開公報   出願番号：特願平8-027567   出願人：エイ・ティ・アンド・ティ・コーポレーション
• パターン形成方法及びその装置
  公報種別：公開公報   出願番号：特願平6-023623   出願人：ソニー株式会社
• レジスト処理方法及びレジスト処理装置
  公報種別：公開公報   出願番号：特願平11-140022   出願人：東京エレクトロン株式会社