特許

J-GLOBAL ID：200903036233432776

マルチスレッドプロセッサおよびデバッグ装置

発明者： 貴志 哲司
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平10-297942
公開番号（公開出願番号）：特開2000-122882
出願日： 1998年10月20日
公開日（公表日）： 2000年04月28日
要約：

【要約】【課題】 デバッグを容易に行うことが可能な、マルチスレッド処理を実行するマルチスレッドプロセッサ、及びこのマルチスレッドプロセッサのデバッグが可能なデバッグ装置を提供することを課題とする。【解決手段】 スレッド単位でデータの演算処理を行う演算処理手段101と、複数のレジスタ20からなり、上記演算処理手段101によるスレッド単位の演算処理により得られたデータを、上記複数のレジスタ20のいずれかにスレッド単位で保持するレジスタファイル102と、上記レジスタファイル102の各レジスタ20に保持されたデータに対応したスレッドの情報を、各レジスタ20に対応して保持するスレッド情報保持手段107と、上記スレッド情報保持手段107に保持されたスレッドの情報の読みだし制御を行うデバッグ制御手段108とを備えるようにした。

請求項（抜粋）：

スレッド単位でデータの演算処理を行う演算処理手段と、複数のレジスタからなり、上記演算処理手段によるスレッド単位の演算処理により得られたデータを、上記複数のレジスタのいずれかにスレッド単位で保持するレジスタファイルと、上記レジスタファイルの各レジスタに保持されたデータに対応したスレッドの情報を、各レジスタに対応して保持するスレッド情報保持手段と、上記スレッド情報保持手段に保持されたスレッドの情報の読みだし制御を行うデバッグ制御手段とを備えたことを特徴とするマルチスレッドプロセッサ。

IPC (3件)：

G06F 9/46 340 ,  G06F 9/46 330 ,  G06F 11/28

FI (3件)：

G06F 9/46 340 B ,  G06F 9/46 330 C ,  G06F 11/28 A

Fターム (7件)：

5B042GA23 ,  5B042GA35 ,  5B042GC08 ,  5B098GA04 ,  5B098GA05 ,  5B098GC16 ,  5B098JJ06

引用特許：

審査官引用 (3件)

• マルチスレッド・ターゲット・プログラムのメモリ・アクセス・チェック方法及び装置
  公報種別：公開公報   出願番号：特願平8-044104   出願人：サン・マイクロシステムズ・インコーポレーテッド
• 並列プログラムデバッグ装置
  公報種別：公開公報   出願番号：特願平8-017484   出願人：三菱電機株式会社
• ユーザプログラムおよびオペレーティングシステム間の高速通信のための方法
  公報種別：公開公報   出願番号：特願平3-361081   出願人：クレイリサーチ,インコーポレイティド