特許
J-GLOBAL ID：200903036341200865
カラムリダンダンシ-回路
出願人/特許権者：
現代電子産業株式会社
現代電子産業株式会社 について
代理人 (1件)： 山本 恵一
公報種別：公開公報
出願番号（国際出願番号）：特願平11-171061
公開番号（公開出願番号）：特開2000-030485
出願日： 1999年06月17日
公開日（公表日）： 2000年01月28日
要約：
【要約】【課題】 本発明は別途の入・出力ライン及び入・出力センスアンプを追加せずノーマル、及びリフェア動作で時間遅延が全然発生しないようにしたカラムリダンダンシー回路に関する。【解決手段】 カラムラインがイネーブルされるときノーマルY-デコーダがヒューズボックスの出力信号を受けないためカラムイネーブル動作に伴う速度が速くなるだけでなく、リフェア動作時に別途の回路追加がなくても誤謬発生なく完璧なリフェアを行うことになる。
請求項（抜粋）：
複数のカラムセグメントと、前記各カラムセグメント別に設けられ、該当カラムセグメントのノーマルカラムラインを指定するノーマルカラムデコーダを備えた半導体メモリ装置において、前記カラムセグメント別に相互分離されたローカルデータバスライン、及び前記各カラムセグメント別に設けられ、カラムアドレス及び相反するカラムセグメント選択アドレスを入力され、前記各カラムセグメント別に設けられたスペアカラムラインを駆動するヒューズボックスを備え、前記複数のカラムセグメント中で選択されたカラムセグメントで欠陥の発生時、そのカラムセグメントのノーマルカラムラインと前記選択されたカラムセグメントに対応するよう設けられた他のカラムセグメントのスペアカラムラインを同時にイネーブルさせ、前記スペアカラムラインは前記選択されたカラムセグメントに対応するよう設けられた、他のカラムセグメントのヒューズボックスでのリフェア信号により駆動されることを特徴とするカラムリダンダンシー回路。
IPC (2件)：
FI (2件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved