半導体装置の作製方法

発明者： , ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2002-347455
公開番号（公開出願番号）：特開2003-229433
出願日： 2002年11月29日
公開日（公表日）： 2003年08月15日
要約：

【要約】【課題】同一基板上に、それぞれが異なる特性を有する、複数のTFTを作り分けることが可能な、半導体装置の作製方法を提供することを課題とする。【解決手段】ゲートメタルを成膜し、要求される特性の異なるTFT毎に、前記ゲートメタルを部分的にエッチングし、ゲート電極を作製する。つまり、要求される特性の異なるTFT毎に、レジストを露光してレジストマスクを作製する。前記レジストマスクを用いて、要求される特性の異なるTFT毎に、ゲートメタルのエッチングを行う。この際、ゲート電極をパターニング中のTFT以外のTFTの、半導体活性層を覆うゲートメタルは、レジストで覆ったままにする。各TFTのゲート電極作製工程は、要求される特性に合わせて最適化された条件で行えばよい。また、必要に応じて、ソース領域、ドレイン領域、Lov領域、Loff領域への、不純物元素のドーピングを行う。

請求項（抜粋）：

同一の導電層によってゲート電極が形成される、第1のTFTと第2のTFTとを有する半導体装置の作製方法であって、第1の露光手段によって第1のレジストマスクを形成する第1の工程と、前記第1のレジストマスクを用いて、前記導電層の第1の領域をエッチングし、前記第1のTFTのゲート電極を形成する第2の工程と、前記第2の工程の後、第2の露光手段によって第2のレジストマスクを形成する第3の工程と、前記第2のレジストマスクを用いて、前記第1の領域とは異なる前記導電層の第2の領域をエッチングし、前記第2のTFTのゲート電極を形成する第4の工程とを有し、前記第2の工程において、テーパー状の端部を有するゲート電極を作製し、前記第4の工程において、垂直な端部を有するゲート電極を作製することを特徴とする半導体装置の作製方法。

IPC (4件)：

H01L 21/336 , G02F 1/1368 , H01L 21/20 , H01L 29/786

FI (6件)：

G02F 1/1368 , H01L 21/20 , H01L 29/78 627 C , H01L 29/78 612 B , H01L 29/78 613 A , H01L 29/78 617 J

Fターム (126件)：

2H092JA25 , 2H092JA38 , 2H092KA17 , 2H092KB03 , 2H092KB22 , 2H092KB24 , 2H092KB25 , 2H092MA08 , 2H092MA16 , 2H092MA17 , 2H092MA27 , 2H092NA21 , 5F052AA02 , 5F052AA11 , 5F052AA17 , 5F052AA24 , 5F052BA02 , 5F052BA07 , 5F052BB02 , 5F052BB05 , 5F052BB07 , 5F052DA02 , 5F052DA03 , 5F052DB02 , 5F052DB03 , 5F052DB07 , 5F052EA12 , 5F052EA15 , 5F052EA16 , 5F052FA06 , 5F052JA01 , 5F052JA03 , 5F052JA04 , 5F110AA30 , 5F110BB02 , 5F110BB03 , 5F110BB04 , 5F110BB07 , 5F110CC02 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD05 , 5F110DD13 , 5F110DD14 , 5F110DD15 , 5F110DD17 , 5F110EE01 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE09 , 5F110EE14 , 5F110EE22 , 5F110EE23 , 5F110EE28 , 5F110EE30 , 5F110EE32 , 5F110EE44 , 5F110EE45 , 5F110FF02 , 5F110FF04 , 5F110FF09 , 5F110FF28 , 5F110FF30 , 5F110FF36 , 5F110GG01 , 5F110GG02 , 5F110GG13 , 5F110GG25 , 5F110GG28 , 5F110GG29 , 5F110GG32 , 5F110GG43 , 5F110GG45 , 5F110GG47 , 5F110HJ01 , 5F110HJ04 , 5F110HJ12 , 5F110HJ13 , 5F110HJ23 , 5F110HL01 , 5F110HL02 , 5F110HL03 , 5F110HL04 , 5F110HL06 , 5F110HL07 , 5F110HL11 , 5F110HL12 , 5F110HL23 , 5F110HM14 , 5F110HM15 , 5F110NN03 , 5F110NN04 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN34 , 5F110NN35 , 5F110NN36 , 5F110NN71 , 5F110NN78 , 5F110PP01 , 5F110PP02 , 5F110PP03 , 5F110PP04 , 5F110PP05 , 5F110PP06 , 5F110PP10 , 5F110PP24 , 5F110PP29 , 5F110PP34 , 5F110PP35 , 5F110PP38 , 5F110QQ02 , 5F110QQ04 , 5F110QQ09 , 5F110QQ10 , 5F110QQ11 , 5F110QQ19 , 5F110QQ23 , 5F110QQ24 , 5F110QQ25 , 5F110QQ28

引用特許：

審査官引用 (6件)

半導体装置およびその作製方法
公報種別：公開公報出願番号：特願平11-327482 出願人：株式会社半導体エネルギー研究所
特開平1-204415
画像表示装置及びその製造方法
公報種別：公開公報出願番号：特願平8-326483 出願人：株式会社日立製作所

全件表示

前のページに戻る