特許
J-GLOBAL ID:200903036481861535
計算機システム及びプロセッサの制御方法
発明者:
,
出願人/特許権者:
代理人 (3件):
後藤 政喜
, 藤井 正弘
, 飯田 雅昭
公報種別:公開公報
出願番号(国際出願番号):特願2006-232287
公開番号(公開出願番号):特開2008-059057
出願日: 2006年08月29日
公開日(公表日): 2008年03月13日
要約:
【課題】キャッシュラインの状態に応じてプリフェッチを効果的に実行する。【解決手段】プリフェッチ命令またはロード命令を含むプログラムと、データとを主記憶3から読み込んで実行するプロセッサ1は、プログラムを実行する演算コアと、主記憶3上のデータを所定のデータ格納単位毎に格納する2次キャッシュ14と、演算コアからのプリフェッチの要求に基づいて、主記憶3から2次キャッシュ14へデータを先読みするプリフェッチユニット13と、を備え、プリフェッチユニット13は、2次キャッシュ14のデータ格納単位の位置毎に記憶状態を保持する領域と、プリフェッチの要求を予約する領域とを備えた2次キャッシュ管理テーブル131と、このテーブル131の記憶状態に基づいて、予約したプリフェッチの要求または演算コア10からのプリフェッチの要求を2次キャッシュ14へ指令するプリフェッチ制御部132と、を有する。【選択図】図1
請求項(抜粋):
プリフェッチ命令またはロード命令を含むプログラムと、前記プログラムで用いるデータとを格納する主記憶と、
前記主記憶から前記プログラムとデータを読み込んで実行するプロセッサと、を備えた計算システムにおいて、
前記プロセッサは、
前記プログラムを実行する演算コアと、
前記主記憶上のデータを所定のデータ格納単位毎に格納する共有キャッシュと、
前記演算コアからのプリフェッチの要求に基づいて、前記主記憶から共有キャッシュへデータを先読みするプリフェッチユニットと、を備え、
前記プリフェッチユニットは、
前記共有キャッシュのデータ格納単位の位置毎に記憶状態を保持する領域と、前記プリフェッチの要求を予約する領域とを備えた共有キャッシュ管理情報と、
前記共有キャッシュの記憶状態に基づいて、前記予約したプリフェッチの要求または前記演算コアからのプリフェッチの要求を前記共有キャッシュへ指令するプリフェッチ制御部と、
を有することを特徴とする計算機システム。
IPC (1件):
FI (6件):
G06F12/08 505B
, G06F12/08 507Z
, G06F12/08 509F
, G06F12/08 551Z
, G06F12/08 543B
, G06F12/08 513
Fターム (6件):
5B005JJ13
, 5B005KK14
, 5B005MM05
, 5B005NN22
, 5B005UU32
, 5B005VV03
引用特許: