特許
J-GLOBAL ID：200903025547882022

プリフェッチ制御装置、情報処理装置及びプリフェッチ制御方法

発明者：
白髭 祐治

白髭 祐治 について

, 
本車田 強

本車田 強 について

, 
鵜飼 昌樹

鵜飼 昌樹 について

, 
井上 愛一郎

井上 愛一郎 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (2件)： 大菅 義之 ,  久木元 彰
公報種別：公開公報
出願番号（国際出願番号）：特願2002-191464
公開番号（公開出願番号）：特開2004-038345
出願日： 2002年06月28日
公開日（公表日）： 2004年02月05日
要約：
【課題】本発明は、精度が高い予測によるプリフェッチを実現することを目的とする。【解決手段】プリフェッチアドレスキュー25に、過去のメモリアクセスに基く複数のアドレス値を記憶しておき、リクエストアドレスレジスタ21内のプロセッサユニットからの要求アドレスが、このアドレス値と一致した場合、要求アドレスにブロックサイズを加えたプリフェッチアドレスをプリフェッチ要求として二次キャッシュに出力する。またこのプリフェッチアドレスは、プリフェッチアドレスキュー25に書き戻される。【選択図】 図2
請求項（抜粋）：
キャッシュメモリ手段と、 過去にメモリアクセスを行ったアドレスに基づいたアドレス値を記録するアドレス記録手段と、 アクセス要求があった要求アドレスと、前記アドレス記録手段に記録されている前記アドレス値の比較の結果に基づいて、前記キャッシュメモリ手段にプリフェッチ要求を行うプリフェッチ要求手段と、 を備えることを特徴とする情報処理装置。
IPC (1件)：
G06F12/08
FI (2件)：
G06F12/08 505C ,  G06F12/08 509B
Fターム (5件)：
5B005JJ13 ,  5B005KK12 ,  5B005MM01 ,  5B005NN22 ,  5B005UU32
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM