特許
J-GLOBAL ID：200903036725027303
機能検証装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2002-011953
公開番号（公開出願番号）：特開2003-216683
出願日： 2002年01月21日
公開日（公表日）： 2003年07月31日
要約：
【要約】【課題】 検証担当者が新たにHDLやHDL以外の検証記述言語を学習しなくても、HDLを学習済みの設計者がHDL以外の検証記述言語を学習したり、HDLで記述した機能検証記述自体の検証を行わなくても、検証対象回路の機能検証項目を検証するための機能検証記述を作成可能とする機能検証記述生成装置、設計者や検証担当者がタイミングダイアグラムを用いて回路動作の検証内容を明確にかつ統一的に記述する記述法を提供する。【解決手段】 タイミングダイアグラムに波形間の論理的関係と、前記論理的関係の生起情報とを入力する手段と、前記波形間の論理的関係と、前記論理的関係の生起情報とを基に検証記述をタイミングダイアグラムから生成する手段とを有する機能検証記述生成装置であって、端子情報抽出装置1、タイミングダイアグラム編集装置2、検証対象動作抽出装置3、検証記述生成装置4から構成される。
請求項（抜粋）：
タイミングダイアグラムに波形間の論理的関係と、前記論理的関係の生起情報とを入力する第1の手段と、前記波形間の論理的関係と、前記論理的関係の生起情報とを基に検証記述をタイミングダイアグラムから生成する第2の手段と、を有することを特徴とする機能検証装置。
IPC (2件)：
G06F 17/50 668
, G06F 17/50
G06F 17/50 668 U
, G06F 17/50 668 W
