特許
J-GLOBAL ID：200903036936167900
垂直方向に構造化された電力半導体モジュール
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
矢野 敏雄 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-519498
公開番号（公開出願番号）：特表2003-508900
出願日： 1999年08月19日
公開日（公表日）： 2003年03月04日
要約：
【要約】本発明は垂直方向に構造化された電力半導体モジュールに関し、この半導体モジュールにおいて、ソース電極とドレイン電極(6、11)との間に阻止電圧を印加すると、この印加された阻止電圧によって発生される電界強度が臨界値に達する前に、半導体ボディ(1)において発生される空間電荷ゾーンが裏側(3)に突き当たるように、ボディゾーン(4)と裏側金属被覆(11)との間のpn接合部の下の層厚(W)は選択される。
請求項（抜粋）：
垂直方向に構造化された電力半導体モジュールであって、 第1の主表面(2)及び該第1の主表面(2)に向かい合った第2の主表面(3)を有する1つの伝導型の半導体ボディ(1)を有し、 前記第1の主表面(2)に埋め込まれた、前記1つの伝導型とは正反対のもう1つの伝導型のボディゾーン(4)を有し、 該ボディゾーン(4)に設けられた前記1つの伝導型のゾーン(5)を有し、 前記1つの伝導型のゾーン(5)及び前記ボディゾーン(4)を接続する第1の電極(6)を有し、 前記第2の主表面(3)上に設けられた第2の電極(11)を有し、 前記ボディゾーン(4)の上方に設けられかつこのボディゾーン(4)から絶縁層(7)によって分離されたゲート電極(8)を有する、垂直方向に構造化された電力半導体モジュールにおいて、 前記第1の電極と前記第2の電極(6乃至は11)との間に最大許容阻止電圧又はこの最大許容阻止電圧より僅かに高い阻止電圧を印加すると、この印加された阻止電圧によって発生される電界強度が臨界値Ecに達する前に、前記半導体ボディ(1)において発生される空間電荷ゾーンが前記第2の主表面(3)に突き当たるか又はこの第2の主表面(3)に丁度接触するように、前記半導体ボディ(1)と前記もう1つの伝導型の前記ゾーン(4)との間のpn接合部と前記第2の主表面(3)との間の前記半導体ボディ(1)の層厚は選択されることを特徴とする、垂直方向に構造化された電力半導体モジュール。
IPC (2件)：
H01L 29/78 652
, H01L 29/78
H01L 29/78 652 G
, H01L 29/78 652 H
, H01L 29/78 652 L
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
