特許
J-GLOBAL ID：200903037537881123

ディジタル信号処理装置及びこれを用いた表示装置

発明者：
中 一隆

中 一隆 について

, 
鴻上 明彦

鴻上 明彦 について

, 
大高 広

大高 広 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平8-334022
公開番号（公開出願番号）：特開平10-173488
出願日： 1996年12月13日
公開日（公表日）： 1998年06月26日
要約：
【要約】【課題】 有限のビット数で信号処理した場合の演算誤差累積をなくし、また、ディジタル映像信号をガンマ補正したときの階調飛びをなくし、高品質の信号処理回路を実現する。【解決手段】 例えば、8ビットの入力ディジタル映像信号SIの最下位ビットsi0を含む下位2ビットsi0,si1から、下位ビット生成回路1により、ディジタル映像信号SUの下位2ビットsu0,su1を生成し、また、入力ディジタル映像信号SIを遅延回路2で遅延してビットsu0,su1とタイミングを合わせることにより、入力ディジタル映像信号SIのビットsi0〜si7をディジタル映像信号SUの上位8ビットsu2〜su9とする。このように10ビットに拡張されたディジタル映像信号SUに対し、信号処理回路3により、例えば、ガンマ補正処理を行ない、処理後のディジタル映像信号SVを8ビットの信号として出力する。
請求項（抜粋）：
複数のビットから形成されるディジタル信号を処理するディジタル信号処理装置において、N(但し、Nは1以上の整数)ビットの入力ディジテタル信号のうち最下位ビットを含む下位L(但し、Lは1以上の整数で、かつL<N)ビットの信号に基づいてn(但し、nは1以上の整数)ビットの下位ビット信号を生成する第1の手段と、該入力ディジタル信号を遅延する第2の手段と該第1の手段によって生成された該下位ビット信号を該第1の手段によって遅延された該入力ディジタル信号の下位ビットとして連接し、N+nビットの信号として出力とする第3の手段とを含むことを特徴とするディジタル信号処理装置。
IPC (2件)：
H03H 17/02 661 ,  H04N 5/14
FI (2件)：
H03H 17/02 661 Z ,  H04N 5/14 Z
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM