特許
J-GLOBAL ID：200903037554244749
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平10-158386
公開番号（公開出願番号）：特開平11-340315
出願日： 1998年05月22日
公開日（公表日）： 1999年12月10日
要約：
【要約】【課題】素子分離構造を形成する時に、素子分離領域端部に窪みが発生することを防止し、段差のない平坦な素子分離領域を形成する半導体装置の製造方法の提供。【解決手段】本発明に係る半導体装置の製造方法は、その好ましい一実施の形態において、シリコン基板(図1の1)上に第1のシリコン酸化膜(図1の2)とシリコン窒化膜からなるストッパ膜(図1の4)を順次成膜した後、所定の位置に開孔を形成して基板に溝を配設し、その溝内部をシリコン酸化膜からなる分離絶縁膜(図1の3)で埋設した後、CMP法により、ストッパ膜が露出するまで素子分離絶縁膜を除去した状態で、分離絶縁膜を所定の厚さだけ選択的にエッチングする(図1の(b)参照)。そして、ストッパ膜をエッチングにより除去し、基板上に突出した分離絶縁膜及び第1のシリコン酸化膜をシリコン基板表面が露出するまでエッチングして、素子分離領域を形成する。
請求項（抜粋）：
(a)シリコン基板上に第1のシリコン酸化膜とストッパ膜としてのシリコン窒化膜を順次成膜する工程と、(b)フォトリソグラフィー工程およびエッチング工程により前記第1のシリコン酸化膜と前記ストッパ膜に開孔を形成する工程と、(c) 前記第1のシリコン酸化膜と前記ストッパ膜をマスクとして溝を形成する工程と、(d)前記溝内部をシリコン酸化膜からなる分離絶縁膜で埋設する工程と、(e)CMP法により、前記ストッパ膜が露出するまで前記分離絶縁膜を除去する工程と、(f)前記ストッパ膜をエッチングにより除去する工程と、(g)前記基板上に突出した前記分離絶縁膜及び第1のシリコン酸化膜をシリコン基板表面が露出するまでエッチングする工程、を含む半導体装置の製造方法であって、前記(e)の工程後、前記(f)の工程前に、前記分離絶縁膜を所定の厚さだけ選択的にエッチングすることを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/76
, H01L 21/304 622
H01L 21/76 L
, H01L 21/304 622 X
