特許
J-GLOBAL ID：200903037704602860
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
堀 城之
公報種別：公開公報
出願番号（国際出願番号）：特願平11-042245
公開番号（公開出願番号）：特開2000-243952
出願日： 1999年02月19日
公開日（公表日）： 2000年09月08日
要約：
【要約】【課題】 トランジスタの寄生容量を低減し、スイッチングスピードの高速化を図るようにする。【解決手段】 半導体基板101上の電界緩和領域102及びベース領域106に形成される溝103内のゲート電極105を3層構造とし、溝103内のゲート電極105の表面とベース領域106の表面との段差が500A以内となるように、ソース領域107及びベース領域106の拡散層が浅くなるようにする。
請求項（抜粋）：
ドレイン電極となる半導体基板上に前記ドレイン電極と同電位の電界緩和領域が設けられ、前記電界緩和領域上には、前記電界緩和領域と反対の導電型のベース領域及び電界緩和領域と同じ導電型のソース領域が設けられ、前記電界緩和領域、ベース領域及びソース領域には、溝が形成され、前記溝の内側には、ゲート絶縁膜が設けられ、前記ゲート絶縁膜の内側には、第1のポリシリコン層、酸化膜及び第2のポリシリコン層の3層構造からなるゲート電極が設けられ、前記ゲート電極及びソース領域の間は、層間絶縁膜によって絶縁され、前記ベース領域、ソース領域及び層間絶縁膜上には、ソース電極が設けられてなることを特徴とする半導体装置。
IPC (2件)：
FI (4件)：
H01L 29/78 653 C
, H01L 29/78 652 K
, H01L 29/78 652 L
, H01L 29/78 658 G
